公开(公告)号：CN102508812B

公开(公告)日：2013-09-04

申请号：CN201110387599.5

申请日：2011-11-30

Applicant: 上海大学

Inventor： 胡越黎 ,  孙斌 ,  王昆 ,  徐磊 ,  刘廷尧 ,  王龙杰 ,  虞超

IPC: G06F15/163 ,  G06F13/20

Abstract: 本发明涉及一种基于SPI总线的双处理器通信方法。本方法用于双处理器间使用SPI总线进行高速双向通信。本方法是：在SPI总线物理层四线制的基础上，增加了一条HandShaking线，构成五线制SPI总线，使之能够进行双向通信；在数据链路层上包括采用“0比特插入法”，使用CS信号和HandShaking信号和反馈消息组合完成对五线制SPI总线的同步机制；使用反馈信息中的“接收缓冲区剩余容量”对五线制SPI总线的流量控制；采用CRC校验和反馈信息中的确认字符“0x7F”,完成对该发明中的五线制SPI总线的错误处理。该方法具有扩展简单、应用方便，且与其他总线兼容的特点，同时可以获得极高的通信速率，满足双处理器间高速通信的要求，可广泛应用于所有多处理器的系统设计中。

公开(公告)号：CN102566973A

公开(公告)日：2012-07-11

申请号：CN201110386145.6

申请日：2012-02-15

Applicant: 上海大学

Inventor： 胡越黎 ,  黄俊凉 ,  孙斌 ,  周俊 ,  刘廷尧 ,  虞超 ,  王龙杰

IPC: G06F9/34

Abstract: 本发明涉及一种多核异构系统指令存储单元的动态分配方法。本方法通过在多核异构系统硬件上设置一个特殊功能寄存器，使其可以通过软件编程的方式对多核系统的共用指令存储单元进行动态分配，使每个处理器占用的指令存储单元能根据应用程序大小在系统运行开始阶段进行调整。本发明的方法可以应用在MV12多核异构系统上，也可以应用于多核处理器系统中包含8051系列微处理器的领域。

公开(公告)号：CN101719858B

公开(公告)日：2012-05-23

申请号：CN200910198239.3

申请日：2009-11-03

Applicant: 上海大学

Inventor： 胡越黎 ,  闫科 ,  徐晓勇 ,  孙斌 ,  朱卫

IPC: H04L12/40 ,  H04L7/033

Abstract: 本发明涉及一种CAN控制器的位时序的同步处理方法。本方法通过将标称位时间划分成3个互不重叠的段：同步段(SYNC)，时间缓冲段1(TSEG1)和时间缓冲段2(TSEG2)。以这三个段为基础构建一个同步状态机(SYNC_state)，然后在总线传输过程中检测从隐性跳变为显性的跳变沿，根据跳变沿所处的标称位时间的时间段或者所在的状态机的状态来执行相应的同步操作。本发明的方法不影响CAN的数据通信的可靠性、稳定性，而使得CAN总线通信的位时序处理更简捷，还加强了CAN控制器的通用性。相对于CAN协议规范标称位时间的四个互不重叠的段，整个位时序处理过程使用的寄存器减少了，执行位同步的步骤也得到了简化。本方法可应用于独立CAN控制器，也可应用于其他嵌入微处理器的CAN控制器领域。

公开(公告)号：CN101387952B

公开(公告)日：2011-12-21

申请号：CN200810200288.1

申请日：2008-09-24

Applicant: 上海大学

Inventor： 胡越黎 ,  冉峰 ,  王尧明 ,  孙斌 ,  闫科 ,  张一驰

IPC: G06F9/38 ,  G06F9/50

Abstract: 本发明涉及一种单芯片多处理器任务管理调度方法。本方法是基于多指令多数据流(MIMD)单芯片多处理器结构体系，对运行于系统中的并行任务进行任务调度，任务分配，任务管理和子处理器管理，实现单芯片多处理器的并行处理。单芯片多处理器任务调度管理方法可以应用于具有独立本地ROM的各种子处理器组成的单芯片多处理器系统，例如8051体系结构的MCU，并且子处理器之间可以是同构也可以是异构。

公开(公告)号：CN1912849A

公开(公告)日：2007-02-14

申请号：CN200610030754.7

申请日：2006-09-01

Applicant: 上海大学

Inventor： 胡越黎 ,  熊兵 ,  孙斌

IPC: G06F11/36

Abstract: 本发明涉及一种微处理器的片上动态跟踪方法。本方法通过一个集成在处理器内部的片上动态跟踪模块(On－Chip Tracer：OCT)，将程序执行过程中的某些位置设置为观察点，然后对这些观察点处指定的内部寄存器的信息进行跟踪、记录和实时的输出。本发明的方法可应用于8051系列微处理器领域，亦可应用于其他微处理器领域。

公开(公告)号：CN101387952A

公开(公告)日：2009-03-18

申请号：CN200810200288.1

申请日：2008-09-24

Applicant: 上海大学

Inventor： 胡越黎 ,  冉峰 ,  王尧明 ,  孙斌 ,  闫科 ,  张一驰

IPC: G06F9/38 ,  G06F9/50

Abstract: 本发明涉及一种单芯片多处理器任务管理调度方法。本方法是基于多指令多数据流(MIMD)单芯片多处理器结构体系，对运行于系统中的并行任务进行任务调度，任务分配，任务管理和子处理器管理，实现单芯片多处理器的并行处理。单芯片多处理器任务调度管理方法可以应用于具有独立本地ROM的各种子处理器组成的单芯片多处理器系统，例如8051体系结构的MCU，并且子处理器之间可以是同构也可以是异构。

公开(公告)号：CN101719858A

公开(公告)日：2010-06-02

申请号：CN200910198239.3

申请日：2009-11-03

Applicant: 上海大学

Inventor： 胡越黎 ,  闫科 ,  徐晓勇 ,  孙斌 ,  朱卫

IPC: H04L12/40 ,  H04L7/033

Abstract: 本发明涉及一种CAN控制器的位时序的同步处理方法。本方法通过将标称位时间划分成3个互不重叠的段：同步段(SYNC)，时间缓冲段1(TSEG1)和时间缓冲段2(TSEG2)。以这三个段为基础构建一个同步状态机(SYNC_state)，然后在总线传输过程中检测从隐性跳变为显性的跳变沿，根据跳变沿所处的标称位时间的时间段或者所在的状态机的状态来执行相应的同步操作。本发明的方法不影响CAN的数据通信的可靠性、稳定性，而使得CAN总线通信的位时序处理更简捷，还加强了CAN控制器的通用性。相对于CAN协议规范标称位时间的四个互不重叠的段，整个位时序处理过程使用的寄存器减少了，执行位同步的步骤也得到了简化。本方法可应用于独立CAN控制器，也可应用于其他嵌入微处理器的CAN控制器领域。

公开(公告)号：CN100401267C

公开(公告)日：2008-07-09

申请号：CN200610030754.7

申请日：2006-09-01

Applicant: 上海大学

Inventor： 胡越黎 ,  熊兵 ,  孙斌

IPC: G06F11/36

Abstract: 本发明涉及一种微处理器的片上动态跟踪方法。本方法通过一个集成在处理器内部的片上动态跟踪模块(On-Chip Tracer：OCT)，将程序执行过程中的某些位置设置为观察点，然后对这些观察点处指定的内部寄存器的信息进行跟踪、记录和实时的输出。本发明的方法可应用于8051系列微处理器领域，亦可应用于其他微处理器领域。

公开(公告)号：CN102508812A

公开(公告)日：2012-06-20

申请号：CN201110387599.5

申请日：2011-11-30

Applicant: 上海大学

Inventor： 胡越黎 ,  孙斌 ,  王昆 ,  徐磊 ,  刘廷尧 ,  王龙杰 ,  虞超

IPC: G06F15/163 ,  G06F13/20

Abstract: 本发明涉及一种基于SPI总线的双处理器通信方法。本方法用于双处理器间使用SPI总线进行高速双向通信。本方法是：在SPI总线物理层四线制的基础上，增加了一条HandShaking线，构成五线制SPI总线，使之能够进行双向通信；在数据链路层上包括采用“0比特插入法”，使用CS信号和HandShaking信号和反馈消息组合完成对五线制SPI总线的同步机制；使用反馈信息中的“接收缓冲区剩余容量”对五线制SPI总线的流量控制；采用CRC校验和反馈信息中的确认字符“0x7F”,完成对该发明中的五线制SPI总线的错误处理。该方法具有扩展简单、应用方便，且与其他总线兼容的特点，同时可以获得极高的通信速率，满足双处理器间高速通信的要求，可广泛应用于所有多处理器的系统设计中。