-
公开(公告)号:CN118626422A
公开(公告)日:2024-09-10
申请号:CN202310233081.9
申请日:2023-03-10
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 一种总线数据降频电路、数据处理系统及FPGA器件。所述电路包括:状态控制器;数据缓存器,适于接收输入总线数据并进行缓存;第一输出数据寄存器,适于对所述数据缓存器输出的数据进行存储;第二输出数据寄存器,适于对第一输出数据寄存器输出的数据去冗余后存储并输出,以及对所述初始输出总线发送使能信号进行存储,并输出总线发送使能信号;其中,所述输入总线发送使能信号是基于所述输入总线时钟信号得到的,所述输出总线接收使能信号是基于所述输出总线时钟信号得到的;所述输入总线时钟信号与所述输出总线时钟信号为同源时钟信号。采用上述方案,可以在降频的同时,满足确定性延迟的要求。