公开(公告)号：CN1692488A

公开(公告)日：2005-11-02

申请号：CN200380100235.8

申请日：2003-10-22

Applicant: 三菱住友硅晶株式会社

Inventor： 足立尚志 ,  中前正彦

IPC: H01L21/76 ,  H01L27/04 ,  H01L27/12

CPC classification number: H01L21/764 ,  H01L21/76251 ,  H01L21/76254

Abstract: 在活性层用晶片的表面或支持基片用晶片的贴合面形成多个深度不同的凹部。将它们隔着绝缘膜贴合。由此可埋置尺寸精度高的空腔。可在基片平面内的多个位置同时形成多个空腔，并可任意设定SOI层的厚度。从而，能够容易制造出在同一个芯片上混装了MOS型元件和双极元件的半导体装置。

公开(公告)号：CN100474554C

公开(公告)日：2009-04-01

申请号：CN200380100235.8

申请日：2003-10-22

Applicant: 三菱住友硅晶株式会社

Inventor： 足立尚志 ,  中前正彦

IPC: H01L21/76 ,  H01L27/04 ,  H01L27/12

CPC classification number: H01L21/764 ,  H01L21/76251 ,  H01L21/76254

Abstract: 在活性层用晶片的表面或支持基片用晶片的贴合面形成多个深度不同的凹部。将它们隔着绝缘膜贴合。由此可埋置尺寸精度高的空腔。可在基片平面内的多个位置同时形成多个空腔，并可任意设定SOI层的厚度。从而，能够容易制造出在同一个芯片上混装了MOS型元件和双极元件的半导体装置。