-
公开(公告)号：CN100393175C
公开(公告)日：2008-06-04
申请号：CN00129300.1
申请日：2000-10-08
CPC classification number: H04R19/005 , H04R19/04
Abstract: 本发明的课题在于，在使电容话筒一体化用的半导体装置中，防止因不需要的光的入射引起的电路的误操作。在半导体衬底11上形成固定电极层12，利用形成各电路元件的电极布线32在其周边的电路元件区50上构成集成电路网。用屏蔽金属17覆盖电路元件的上方。在钝化膜35上的多个部位上配置衬垫20。在电路元件区50与固定电极层区52之间的区域上形成虚设岛18。对虚设岛18施加电源电位VCC，对P+分离区23施加接地电位GND。
-
公开(公告)号：CN1189061C
公开(公告)日：2005-02-09
申请号：CN00128754.0
申请日：2000-09-15
CPC classification number: H04R7/16 , H04R19/005 , H04R19/04
Abstract: 本发明的课题在于增大半导体驻极体电容话筒的电容值、使振动膜容易振动，同时防止制造成本的上升。在半导体衬底11上形成固定电极层12，在衬垫14上设置了振动膜16。该振动膜16被配置成从半导体衬底11的端部伸出，电极焊区20～23被配置成从振动膜16露出。
-
公开(公告)号：CN1175710C
公开(公告)日：2004-11-10
申请号：CN00129299.4
申请日：2000-10-08
CPC classification number: H04R19/005 , H04R19/04
Abstract: 本发明的课题在于防止在半导体驻极体电容话筒中使用的半导体衬底上形成的电子电路的误操作。在半导体衬底11上形成固定电极层12，通过衬垫14设置了振动膜16。将振动膜16的尺寸形成得比固定电极层12的尺寸大，由于将振动膜16作为一种结构要产生寄生电容，故在其间配置屏蔽金属33。
-
公开(公告)号：CN1291065A
公开(公告)日：2001-04-11
申请号：CN00129299.4
申请日：2000-10-08
CPC classification number: H04R19/005 , H04R19/04
Abstract: 本发明的课题在于防止在半导体驻极体电容话筒中使用的半导体衬底上形成的电子电路的误操作。在半导体衬底11上形成固定电极层12,通过衬垫14设置了振动膜16。将振动膜16的尺寸形成得比固定电极层12的尺寸大,由于将振动膜16作为一种结构要产生寄生电容,故在其间配置屏蔽金属33。
-
公开(公告)号：CN1291066A
公开(公告)日：2001-04-11
申请号：CN00129300.1
申请日：2000-10-08
CPC classification number: H04R19/005 , H04R19/04
Abstract: 本发明的课题在于,在使电容话筒一体化用的半导体装置中,防止因不需要的光的入射引起的电路的误操作。在半导体衬底11上形成固定电极层12,利用形成各电路元件的电极布线32在其周边的电路元件区50上构成集成电路网。用屏蔽金属17覆盖电路元件的上方。在钝化膜35上的多个部位上配置衬垫20。在电路元件区50与固定电极层区52之间的区域上形成虚设岛18。对虚设岛18施加电源电位VCC,对P+分离区23施加接地电位GND。
-
Patent Agency Ranking
公开(公告)号：CN1289220A
公开(公告)日：2001-03-28
申请号：CN00128754.0
申请日：2000-09-15
CPC classification number: H04R7/16 , H04R19/005 , H04R19/04
Abstract: 本发明的课题在于增大半导体驻极体电容话筒的电容值、使振动膜容易振动,同时防止制造成本的上升。在半导体衬底11上形成固定电极层12,在衬垫14上设置了振动膜16。该振动膜16被配置成从半导体衬底11的端部伸出,电极焊区20～23被配置成从振动膜16露出。
-
公开(公告)号：CN1428864A
公开(公告)日：2003-07-09
申请号：CN02159821.5
申请日：2002-12-27
Applicant: 三洋电机株式会社
CPC classification number: H02M3/073 , H01L27/0222 , H01L27/0623 , H01L27/0921
Abstract: 一种半导体装置及其制造方法，在电荷泵装置中，为防止闭锁超载现象的发生，实现大电流化而使用。其在P型单晶硅基板50上层积N型外延硅层51A和N型外延硅层51B，在N型外延硅层51B中设置P型阱区域52C。设有与P型阱区域52C的底部相接的P+型埋入层55，在P型阱区域52C中设置MOS晶体管。MOS晶体管具有高浓度源极层N+S及高浓度漏极层N+D、比该高浓度源极层N+S及高浓度漏极层N+D更深地扩散的低浓度源极层N－S或/及漏极层N－D。
-
公开(公告)号：CN1266770C
公开(公告)日：2006-07-26
申请号：CN02159821.5
申请日：2002-12-27
Applicant: 三洋电机株式会社
IPC: H01L27/10 , H01L21/8249
CPC classification number: H02M3/073 , H01L27/0222 , H01L27/0623 , H01L27/0921
Abstract: 一种半导体装置及其制造方法，在电荷泵装置中，为防止闭锁超载现象的发生，实现大电流化而使用。其在P型单晶硅衬底50上层积N型外延硅层51A和N型外延硅层51B，在N型外延硅层51B中设置P型阱区域52C。设有与P型阱区域52C的底部相接的P+型埋入层55，在P型阱区域52C中设置MOS晶体管。MOS晶体管具有高浓度源极层N+S及高浓度漏极层N+D、比该高浓度源极层N+S及高浓度漏极层N+D更深地扩散的低浓度源极层N-S或/及漏极层N-D。
-
公开(公告)号：CN1246907C
公开(公告)日：2006-03-22
申请号：CN03101924.2
申请日：2003-01-23
Applicant: 三洋电机株式会社
IPC: H01L27/14 , H01L21/822
CPC classification number: H01L29/66272 , H01L27/0664 , H01L27/1443 , H01L31/105
Abstract: 在具有纵向PNP晶体管和光电二极管的现有的光半导体集成电路装置中，因为同一衬底上形成特性不同的两个元件，所以很难同时提高两者的特性。在本发明的具有纵向PNP晶体管(21)和光电二极管(22)的光半导体集成电路装置中，通过非掺杂层叠了第一和第二外延层(24)、(25)。因此，在光电二极管中，能大幅度增加耗尽层形成区域，能实现高速响应。而在纵向PNP(21)晶体管中，用N+型的扩散区域(38)包围了晶体管(21)的形成区域。因此，能大幅度提高纵向PNP晶体管(21)的耐压性。
-
公开(公告)号：CN1536667A
公开(公告)日：2004-10-13
申请号：CN200410033415.5
申请日：2004-04-07
Applicant: 三洋电机株式会社
IPC: H01L27/06
CPC classification number: H01L21/8249 , H01L27/0623 , H01L29/7322 , H01L29/735
Abstract: 一种半导体装置，消减BiCMOS工艺的工序数量。在P型半导体衬底1的表面较深地形成第一N阱3A、第二N阱3B。在第一N阱3A中形成第一P阱4A，并在该第一P阱4A中形成N沟道型MOS晶体管10。第二N阱3B被用于纵型NPN双极晶体管30的集电极。在第二N阱3B中形成第二P阱4B。第二P阱4B和第一P阱4A被同时形成。该第二P阱4B被用于纵型NPN双极晶体管30的基极。在第二P阱4B的表面形成纵型NPN双极晶体管30的N+型发射极层31、P+型基极电极层32。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.025 seconds)
