公开(公告)号：CN115621262A

公开(公告)日：2023-01-17

申请号：CN202210531408.6

申请日：2022-05-13

Applicant: 三星电子株式会社

Inventor： 高荣范

IPC: H01L25/065 ,  H01L23/31 ,  H01L21/60

Abstract: 提供了一种半导体封装，其包括：下半导体芯片；多个半导体芯片，沿与下半导体芯片的顶表面垂直的第一方向设置在下半导体芯片上；多个非导电层，设置在多个半导体芯片之间；非导电图案，从非导电层延伸并设置在多个半导体芯片中的至少一个半导体芯片的侧表面上；第一模塑层，设置在非导电图案的顶表面上；以及第二模塑层，设置在非导电图案的侧表面和第一模塑层的侧表面上，其中非导电图案和第一模塑层设置在多个半导体芯片的侧表面和第二模塑层之间。

公开(公告)号：CN116613124A

公开(公告)日：2023-08-18

申请号：CN202310020818.9

申请日：2023-01-06

Applicant: 三星电子株式会社

Inventor： 权俊润 ,  高荣范 ,  金宇柱 ,  南熙载 ,  柳正锡 ,  尹俊浩

IPC: H01L23/48 ,  H01L23/31 ,  H01L23/488 ,  H01L23/485

Abstract: 公开了晶片结构和半导体器件。一种半导体器件可以包括衬底和衬底上的单元阵列结构。衬底可以包括器件区域和在平面图中围绕器件区域的虚设区域。单元阵列结构可以包括多个第一介电层、多个栅极结构、竖直沟道结构和虚设图案。竖直沟道结构可以在器件区域上，并且可以穿透多个栅极结构和多个第一介电层。单元阵列结构包括位于衬底的边缘之上的外侧壁和位于单元阵列结构的外侧壁上的凹进部分。虚设图案可以覆盖该凹进部分的侧壁和该凹进部分的底表面。虚设图案和竖直沟道结构可以包括相同的材料。

公开(公告)号：CN115805376A

公开(公告)日：2023-03-17

申请号：CN202210659205.5

申请日：2022-06-10

Applicant: 三星电子株式会社

Inventor： 尹俊浩 ,  高荣范 ,  李华永 ,  慎政槿 ,  沈贤洙 ,  李光镕 ,  李种昊

IPC: B23K26/38 ,  B23K26/402 ,  H01L21/78

Abstract: 一种衬底处理装置，包括：卡盘台，该卡盘台包括安装台，该安装台具有安装衬底的安装面，其中安装面为曲面；以及激光供给头，被配置为用激光束照射附着到安装台的衬底。

公开(公告)号：CN115810597A

公开(公告)日：2023-03-17

申请号：CN202210924314.5

申请日：2022-08-02

Applicant: 三星电子株式会社

Inventor： 高荣范

IPC: H01L23/485 ,  H01L25/18 ,  H10B80/00 ,  H01L21/60

Abstract: 一种半导体封装，包括：基础重分布层；第一半导体芯片，在所述基础重分布层上；至少两个芯片堆叠，在所述第一半导体芯片上堆叠并且均包括多个第二半导体芯片；第一模制层，覆盖所述第一半导体芯片的上表面并且围绕所述至少两个芯片堆叠；第三半导体芯片，在所述基础重分布层和所述第一半导体芯片之间；多个连接柱，在所述基础重分布层和所述第一半导体芯片之间，多个连接柱在水平方向上与所述第三半导体芯片间隔开；以及第二模制层，在所述基础重分布层和所述第一半导体芯片之间围绕所述第三半导体芯片和所述多个连接柱。