公开(公告)号：CN100474567C

公开(公告)日：2009-04-01

申请号：CN200410081976.2

申请日：2004-12-29

Applicant: 三星电子株式会社

Inventor： 金载晟 ,  崔容硕 ,  尹胜范 ,  金龙泰 ,  朴永森

IPC: H01L21/8247 ,  H01L21/8246 ,  H01L27/115 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42328

Abstract: 本发明公开一种包括形成在半导体基底上的通道介电层、浮动栅层、层间介电层和至少两个模层的闪存器件及其制造方法。通过顺序对所述层布图，形成彼此对准的第一模层布图和浮动栅层布图。有选择地横向蚀刻第一模层布图的侧面的露出部分，从而形成在其侧面内具有凹槽的第一模层第二布图。在半导体基底上形成邻近浮动栅层布图的栅介电层。在栅介电层上形成控制栅，该控制栅的宽度由所述第二模层布图中的凹槽预定。通过除去第一模层第二布图，在控制栅的侧壁上形成间隔件。使用所述间隔件作为蚀刻掩膜有选择地蚀刻层间介电层的露出部分和浮动栅层布图，从而形成浮动栅，其宽度由所述凹槽和间隔件的宽度决定。

公开(公告)号：CN1638099A

公开(公告)日：2005-07-13

申请号：CN200410081976.2

申请日：2004-12-29

Applicant: 三星电子株式会社

Inventor： 金载晟 ,  崔容硕 ,  尹胜范 ,  金龙泰 ,  朴永森

IPC: H01L21/8247 ,  H01L21/8246 ,  H01L27/115 ,  H01L27/105 ,  H01L29/788

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L27/115 ,  H01L29/42328

Abstract: 本发明公开一种包括形成在半导体基底上的通道介电层、浮动栅层、层间介电层和至少两个模层的闪存器件及其制造方法。通过顺序对所述层布图，形成彼此对准的第一模层布图和浮动栅层布图。有选择地横向蚀刻第一模层布图的侧面的露出部分，从而形成在其侧面内具有凹槽的第一模层第二布图。在半导体基底上形成邻近浮动栅层布图的栅介电层。在栅介电层上形成控制栅，该控制栅的宽度由所述第二模层布图中的凹槽预定。通过除去第一模层第二布图，在控制栅的侧壁上形成间隔件。使用所述间隔件作为蚀刻掩膜有选择地蚀刻层间介电层的露出部分和浮动栅层布图，从而形成浮动栅，其宽度由所述凹槽和间隔件的宽度决定。