公开(公告)号：CN109903795B

公开(公告)日：2024-04-26

申请号：CN201810841484.0

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 成基锺 ,  金大善 ,  金真善 ,  南仁哲

IPC: G11C11/4097

Abstract: 一种动态随机存取存储器(DRAM)装置包括：存储器单元阵列，其包括第一子存储器单元阵列块和第二子存储器单元阵列块，所述第一子存储器单元阵列块包括多条第一子字线与多条第一奇数位线和多条伪位线之间的多个第一存储器单元，所述第二子存储器单元阵列块包括多条第二子字线与多条第二奇数位线和多条第二偶数位线之间的多个第二存储器单元。存储器单元阵列可排列为具有其中所述多条第一奇数位线和所述多条第二偶数位线形成位线对的开放式位线架构。当可选择第一子字线时，可在对连接至选择的所述多条第一子字线之一的所述多个第一存储器单元执行电荷共享操作的第一预定时段将预定电压施加至所述多条伪位线。

公开(公告)号：CN117855075A

公开(公告)日：2024-04-09

申请号：CN202311280807.0

申请日：2023-09-28

Applicant: 三星电子株式会社

Inventor： 郭仁浩 ,  金真善 ,  李茂松 ,  李承润 ,  李汀镇 ,  黄灿 ,  朴道炫 ,  韩睿恩

IPC: H01L21/66

Abstract: 本发明公开一种重叠测量方法，在该重叠测量方法中，提供具有编程的重叠值的重叠标记。用电子束扫描重叠标记以获得电压对比图像。从电压对比图像数据获得根据重叠值而变化的缺陷函数。对缺陷函数执行自互相关以确定重叠。

公开(公告)号：CN117153820A

公开(公告)日：2023-12-01

申请号：CN202310194515.9

申请日：2023-03-01

Applicant: 三星电子株式会社

Inventor： 李茂松 ,  金真善 ,  郭仁浩 ,  朴道炫 ,  韩睿恩 ,  尹详皓 ,  李承润 ,  金暖莹

IPC: H01L23/544

Abstract: 一种半导体器件包括：衬底，具有键区域；在键区域上的虚设有源图案，该虚设有源图案包括第一杂质区域和第二杂质区域；线结构，设置在第一杂质区域上并在第一方向上延伸；虚设栅电极，设置在第一杂质区域和第二杂质区域之间并在与第一方向交叉的第二方向上延伸；以及虚设接触部，被设置为与线结构的一侧相邻并连接到第二杂质区域。虚设接触部包括在第二方向上布置的多个长接触部。

公开(公告)号：CN109903795A

公开(公告)日：2019-06-18

申请号：CN201810841484.0

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 成基锺 ,  金大善 ,  金真善 ,  南仁哲

IPC: G11C11/4097

Abstract: 一种动态随机存取存储器(DRAM)装置包括：存储器单元阵列，其包括第一子存储器单元阵列块和第二子存储器单元阵列块，所述第一子存储器单元阵列块包括多条第一子字线与多条第一奇数位线和多条伪位线之间的多个第一存储器单元，所述第二子存储器单元阵列块包括多条第二子字线与多条第二奇数位线和多条第二偶数位线之间的多个第二存储器单元。存储器单元阵列可排列为具有其中所述多条第一奇数位线和所述多条第二偶数位线形成位线对的开放式位线架构。当可选择第一子字线时，可在对连接至选择的所述多条第一子字线之一的所述多个第一存储器单元执行电荷共享操作的第一预定时段将预定电压施加至所述多条伪位线。