公开(公告)号：CN111142327B

公开(公告)日：2024-05-14

申请号：CN201911074748.5

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 李洙龙 ,  姜奉秀 ,  具教一 ,  金相兑 ,  郑刚珉

IPC: G03F1/72

Abstract: 一种制造半导体器件的方法包括：设计布局；基于所述布局形成光掩模；校正所述光掩模的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案。校正所述光掩模的透光率包括：通过捕获穿过所述光掩模的光来创建强度图；对所述布局进行仿真以创建虚拟强度图；以及基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率。

公开(公告)号：CN111142327A

公开(公告)日：2020-05-12

申请号：CN201911074748.5

申请日：2019-11-05

Applicant: 三星电子株式会社

Inventor： 李洙龙 ,  姜奉秀 ,  具教一 ,  金相兑 ,  郑刚珉

IPC: G03F1/72

Abstract: 一种制造半导体器件的方法包括：设计布局；基于所述布局形成光掩模；校正所述光掩模的透光率；以及使用具有校正后的透光率的光掩模来执行光刻工艺以在衬底上形成图案。校正所述光掩模的透光率包括：通过捕获穿过所述光掩模的光来创建强度图；对所述布局进行仿真以创建虚拟强度图；以及基于所述强度图和所述虚拟强度图来校正所述光掩模的掩模衬底的透光率。