-
公开(公告)号：CN109672441A
公开(公告)日：2019-04-23
申请号：CN201811153614.8
申请日：2018-09-30
Applicant: 三星电子株式会社
Abstract: 具有工艺、电压和温度(PVT)变化的半导体系统中的时钟生成和控制。半导体器件可以包括至少第一环形振荡器和第二环形振荡器，每个分别设置在最靠近运算电路的第一逻辑电路和第二逻辑电路的位置处，且生成第一振荡信号和第二振荡信号。检测电路配置为对第一振荡信号和第二振荡信号执行预定逻辑运算以生成第一时钟信号。校准电路配置为从检测电路接收第一时钟信号并且对第一环形振荡器和第二环形振荡器中的每一个执行延迟控制以生成用于操作运算电路的第二时钟信号。
-
公开(公告)号：CN109672441B
公开(公告)日：2024-12-13
申请号：CN201811153614.8
申请日：2018-09-30
Applicant: 三星电子株式会社
Abstract: 具有工艺、电压和温度(PVT)变化的半导体系统中的时钟生成和控制。半导体器件可以包括至少第一环形振荡器和第二环形振荡器，每个分别设置在最靠近运算电路的第一逻辑电路和第二逻辑电路的位置处，且生成第一振荡信号和第二振荡信号。检测电路配置为对第一振荡信号和第二振荡信号执行预定逻辑运算以生成第一时钟信号。校准电路配置为从检测电路接收第一时钟信号并且对第一环形振荡器和第二环形振荡器中的每一个执行延迟控制以生成用于操作运算电路的第二时钟信号。
-
公开(公告)号：CN110134979B
公开(公告)日：2024-08-02
申请号：CN201910088801.0
申请日：2019-01-30
Applicant: 三星电子株式会社
IPC: G06F30/30 , G06F30/3312
Abstract: 提供了一种设计具有集成电路的芯片的方法。该方法包括：获得关于形成集成电路的多个单元和多个连线的根据工艺、电压和温度(PVT)端角变化的增量单元延迟和增量连线延迟；通过使用增量单元延迟和增量连线延迟，分析关于根据集成电路中的多个路径的PVT端角变化的延迟的灵敏度；基于分析的结果确定所述多个路径当中的N个灵敏度关键路径，其中N是大于或等于0的整数；以及基于确定的结果执行工程变更命令(ECO)。
-
公开(公告)号：CN110134979A
公开(公告)日：2019-08-16
申请号：CN201910088801.0
申请日：2019-01-30
Applicant: 三星电子株式会社
IPC: G06F17/50
Abstract: 提供了一种设计具有集成电路的芯片的方法。该方法包括：获得关于形成集成电路的多个单元和多个连线的根据工艺、电压和温度(PVT)端角变化的增量单元延迟和增量连线延迟；通过使用增量单元延迟和增量连线延迟，分析关于根据集成电路中的多个路径的PVT端角变化的延迟的灵敏度；基于分析的结果确定所述多个路径当中的N个灵敏度关键路径，其中N是大于或等于0的整数；以及基于确定的结果执行工程变更命令(ECO)。
-
-
-
Search Results
4
records
(took 0.023 seconds)
