公开(公告)号：CN100555602C

公开(公告)日：2009-10-28

申请号：CN200310118722.9

申请日：2003-12-02

Applicant: 三星电子株式会社

Inventor： 李钟培 ,  柳文铉 ,  金教善 ,  崔正敏

IPC: H01L21/82 ,  G06F17/50

CPC classification number: G06F17/505 ,  G06F17/5068

Abstract: 用于生成集成电路连线表操作包括：生成其中具有多个单元的集成电路的第一原理图和生成定义了在集成电路多个单元之间前布局电互连及该前布局互连近似寄生电阻和寄生电容的第二原理图。分别在第一和第二原理图内相应第一和第二端口处组合第一和第二原理图。本操作还包括通过生成一个定义了在集成电路多个单元之间后布局电互连及该后布局互连的近似寄生电阻和寄生电容的原理图电路生成一个集成电路连线表。

公开(公告)号：CN1505133A

公开(公告)日：2004-06-16

申请号：CN200310118722.9

申请日：2003-12-02

Applicant: 三星电子株式会社

Inventor： 李钟培 ,  柳文铉 ,  金教善 ,  崔正敏

IPC: H01L21/82 ,  G06F17/50

CPC classification number: G06F17/505 ,  G06F17/5068

Abstract: 用于生成集成电路连线表操作包括：生成其中具有多个单元的集成电路的第一原理图和生成定义了在集成电路多个单元之间前布局电互连及该前布局互连近似寄生电阻和寄生电容的第二原理图。分别在第一和第二原理图内相应第一和第二端口处组合第一和第二原理图。本操作还包括通过生成一个定义了在集成电路多个单元之间后布局电互连及该后布局互连的近似寄生电阻和寄生电容的原理图电路生成一个集成电路连线表。