-
Patent Agency Ranking
公开(公告)号：CN101158804B
公开(公告)日：2013-01-02
申请号：CN200710005715.6
申请日：2007-02-13
Applicant: 三星电子株式会社
IPC: G03F1/38 , H01L21/027
CPC classification number: H01L21/0337 , H01L21/0338
Abstract: 在一种用于形成精细图案以将第一和第二图案从掩模完全地转移到接收物体上的掩模、以及一种形成所述掩模的方法中，所述掩模包括第一图案、第二图案和辅助图案。第一图案沿第一方向重复。第二图案排列在第一图案之间、与第一图案平行，并且具有第一宽度W1。辅助图案设置在第一图案和第二图案之间，并且沿第一方向与第二图案间隔第一距离D1。
-
公开(公告)号：CN1505133A
公开(公告)日：2004-06-16
申请号：CN200310118722.9
申请日：2003-12-02
Applicant: 三星电子株式会社
CPC classification number: G06F17/505 , G06F17/5068
Abstract: 用于生成集成电路连线表操作包括：生成其中具有多个单元的集成电路的第一原理图和生成定义了在集成电路多个单元之间前布局电互连及该前布局互连近似寄生电阻和寄生电容的第二原理图。分别在第一和第二原理图内相应第一和第二端口处组合第一和第二原理图。本操作还包括通过生成一个定义了在集成电路多个单元之间后布局电互连及该后布局互连的近似寄生电阻和寄生电容的原理图电路生成一个集成电路连线表。
-
公开(公告)号：CN100555602C
公开(公告)日：2009-10-28
申请号：CN200310118722.9
申请日：2003-12-02
Applicant: 三星电子株式会社
CPC classification number: G06F17/505 , G06F17/5068
Abstract: 用于生成集成电路连线表操作包括：生成其中具有多个单元的集成电路的第一原理图和生成定义了在集成电路多个单元之间前布局电互连及该前布局互连近似寄生电阻和寄生电容的第二原理图。分别在第一和第二原理图内相应第一和第二端口处组合第一和第二原理图。本操作还包括通过生成一个定义了在集成电路多个单元之间后布局电互连及该后布局互连的近似寄生电阻和寄生电容的原理图电路生成一个集成电路连线表。
-
公开(公告)号：CN101158807A
公开(公告)日：2008-04-09
申请号：CN200710085637.5
申请日：2007-03-01
Applicant: 三星电子株式会社
IPC: G03F1/14 , H01L21/00 , H01L21/027 , G06F17/50
CPC classification number: G03F1/36
Abstract: 本发明提出了一种用于设计精细图案的方法和设备，可以将精细图案完全地转移到物体上。所述方法包括：读取用于曝光的精细图案的原始数据；将精细图案划分为不需要修正的第一图案和需要修正的第二图案；通过形成与第二图案维持第一距离D1的辅助图案来修正精细图案；通过运行包括第一辅助图案和第二辅助图案的仿真程序来估计要转移到目标物体上的精细图案；以及将所估计的精细图案与用于曝光的精细图案的原始数据进行比较，并且如果所估计的精细图案和用于曝光的精细图案之间没有差别，将已修正的精细图案指定为最终精细图案。
-
公开(公告)号：CN101158804A
公开(公告)日：2008-04-09
申请号：CN200710005715.6
申请日：2007-02-13
Applicant: 三星电子株式会社
IPC: G03F1/00 , G03F1/08 , H01L21/027
CPC classification number: H01L21/0337 , H01L21/0338
Abstract: 在一种用于形成精细图案以将第一和第二图案从掩模完全地转移到接收物体上的掩模、以及一种形成所述掩模的方法中，所述掩模包括第一图案、第二图案和辅助图案。第一图案沿第一方向重复。第二图案排列在第一图案之间、与第一图案平行，并且具有第一宽度W1。辅助图案设置在第一图案和第二图案之间，并且沿第一方向与第二图案间隔第一距离D1。
-
-
-
-
Search Results
5
records
(took 0.03 seconds)
