-
公开(公告)号：CN106469567A
公开(公告)日：2017-03-01
申请号：CN201610576170.3
申请日：2016-07-20
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: G11C11/418 , G11C7/06 , G11C7/10
CPC classification number: G11C11/419 , G11C7/18 , G11C2207/002 , G11C11/418 , G11C7/065 , G11C7/1075
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：存储器单元；感测电路，通过第一位线以及与第一位线不同的第二位线连接到存储器单元，感测电路被构造为感测存储在存储器单元中的数据；以及位线电压控制电路，通过第一位线和第二位线连接到存储器单元，位线电压控制电路被构造为将第一位线预充电到小于电源电压的第一电压并且将第二位线预充电到小于电源电压且与第一电压不同的第二电压。
-
-
公开(公告)号：CN106469567B
公开(公告)日：2021-11-30
申请号：CN201610576170.3
申请日：2016-07-20
Applicant: 三星电子株式会社 , 延世大学校产学协力团
IPC: G11C11/418 , G11C7/06 , G11C7/10
Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：存储器单元；感测电路，通过第一位线以及与第一位线不同的第二位线连接到存储器单元，感测电路被构造为感测存储在存储器单元中的数据；以及位线电压控制电路，通过第一位线和第二位线连接到存储器单元，位线电压控制电路被构造为将第一位线预充电到小于电源电压的第一电压并且将第二位线预充电到小于电源电压且与第一电压不同的第二电压。
-
公开(公告)号：CN103681865B
公开(公告)日：2018-03-27
申请号：CN201310445019.2
申请日：2013-09-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/11 , H01L27/105
CPC classification number: H01L27/1104 , G11C11/412 , G11C11/419 , H01L29/41791 , H01L29/785
Abstract: 本发明涉及一种鳍式场效应晶体管及其相关器件。该鳍式场效应晶体管可以包括鳍式场效应晶体管的源极区和漏极区。鳍式场效应晶体管的栅极可以横跨源极区与漏极区之间的鳍式场效应晶体管的鳍。第一硅化物层和第二硅化物层可以分别在源极区和漏极区上。第一硅化物层和第二硅化物层可以分别包括面对横跨鳍的栅极的第一表面和第二表面，其中，第一表面和第二表面的尺寸是不同的。
-
公开(公告)号：CN1819057B
公开(公告)日：2012-04-11
申请号：CN200510120433.1
申请日：2005-11-10
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/4091 , G11C7/12
CPC classification number: G11C11/4094 , G11C11/401 , G11C11/4097 , G11C29/12 , G11C2029/1204 , G11C2029/2602
Abstract: 本发明公开了一种存储器布局，其中预充电器电路连接在不同的位线对之间而不是在读出放大器之间：每个位线对中的两个位线连接到不同的预充电电路，因此它们可以被充电到不同的预充电电压。即，每个位线对中的位线和位线杆读出线连接到不同的预充电电路。利用这种配置，可能通过同时激活全部的地址线进行读出应力测试，并对每对读出线中的位线和位线杆充电到不同电压。利用该配置，可能减少所要求的测试焊盘数。
-
Patent Agency Ranking
公开(公告)号：CN1822231A
公开(公告)日：2006-08-23
申请号：CN200610059257.X
申请日：2006-02-05
Applicant: 三星电子株式会社
CPC classification number: G11C29/021 , G11C16/04 , G11C16/0425 , G11C29/028 , G11C29/789 , G11C29/82
Abstract: 提供了一种闪速存储设备，包括闪速单元阵列、第一闪速熔丝单元熔断电路、第二闪速熔丝单元熔断电路、第三闪速熔丝单元熔断电路以及多个熔丝感测放大电路。第一、第二和第三闪速熔丝单元熔断电路都与闪速单元阵列共享位线，并具有闪速熔丝单元。第一闪速熔丝单元熔断电路可以用于控制闪速单元阵列和外部逻辑电路之间的连接。第二闪速熔丝单元熔断电路可以用于将有缺陷的单元的地址变成冗余单元的地址。第三闪速熔丝单元熔断电路可以用于控制DC电平，其用以调整在闪速存储设备的生产过程中使用的参考值。熔丝感测放大电路分别与位线耦合，以从位线读取数据。
-
公开(公告)号：CN103681865A
公开(公告)日：2014-03-26
申请号：CN201310445019.2
申请日：2013-09-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L27/11 , H01L27/105
CPC classification number: H01L27/1104 , G11C11/412 , G11C11/419 , H01L29/41791 , H01L29/785
Abstract: 本发明涉及一种鳍式场效应晶体管及其相关器件。该鳍式场效应晶体管可以包括鳍式场效应晶体管的源极区和漏极区。鳍式场效应晶体管的栅极可以横跨源极区与漏极区之间的鳍式场效应晶体管的鳍。第一硅化物层和第二硅化物层可以分别在源极区和漏极区上。第一硅化物层和第二硅化物层可以分别包括面对横跨鳍的栅极的第一表面和第二表面，其中，第一表面和第二表面的尺寸是不同的。
-
公开(公告)号：CN103515380A
公开(公告)日：2014-01-15
申请号：CN201310263499.0
申请日：2013-06-27
Applicant: 三星电子株式会社
CPC classification number: G06F17/5072 , G06F17/50 , G06F17/5077 , G06F17/5081 , H01L27/0207 , H01L27/092 , H01L27/0924 , H01L29/6681
Abstract: 本发明提供一种可以最小化因导电线、尤其是栅极线中的过头部产生的寄生电容的半导体集成电路及其设计和制造方法。一种设计具有FinFET架构的半导体集成电路的方法包括：执行将被设计的半导体集成电路的前仿真；基于前仿真的结果来设计半导体集成电路的组件的布局，组件包括第一器件区域、第二器件区域以及跨过第一器件区域和第二器件区域延伸的第一导电线；根据至少一条设计规则来修改作为布置在第一器件区域和第二器件区域之间并电气地切割第一导电线的第一切割区域，以最小化通过第一切割区域创建的第一导电线的过头部。
-
公开(公告)号：CN1825488A
公开(公告)日：2006-08-30
申请号：CN200510121637.7
申请日：2005-12-22
Applicant: 三星电子株式会社
Abstract: 一种多次可编程半导体存储设备，包括部件阵列、部件解码器和单元分配电路。部件阵列包括多个可编程部件，其每一个具有多个一次可编程单元。部件解码器基于地址信号生成用来选择部件阵列的可编程部件的部件选择信号。基于从部件阵列所接收的所选可编程部件的先前数据状态以及要被编程到所选可编程部件的现有数据状态来生成奇数编号单元编程信号以及偶数编号单元编程信号，所述奇数编号单元编程信号用来对由部件选择信号所选择的可编程部件的多个一次编程单元的奇数编号的一次可编程单元中的一个进行编程，所述偶数编号单元编程信号用来对多个一次编程单元的偶数编号的一次可编程单元中的一个进行编程。
-
公开(公告)号：CN1819057A
公开(公告)日：2006-08-16
申请号：CN200510120433.1
申请日：2005-11-10
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/4091 , G11C7/12
CPC classification number: G11C11/4094 , G11C11/401 , G11C11/4097 , G11C29/12 , G11C2029/1204 , G11C2029/2602
Abstract: 本发明公开了一种存储器布局，其中预充电器电路连接在不同的位线对之间而不是在读出放大器之间：每个位线对中的两个位线连接到不同的预充电电路，因此它们可以被充电到不同的预充电电压。即，每个位线对中的位线和位线杆读出线连接到不同的预充电电路。利用这种配置，可能通过同时激活全部的地址线进行读出应力测试，并对每对读出线中的位线和位线杆充电到不同电压。利用该配置，可能减少所要求的测试焊盘数。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.022 seconds)
