-
公开(公告)号：CN1819057B
公开(公告)日：2012-04-11
申请号：CN200510120433.1
申请日：2005-11-10
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/4091 , G11C7/12
CPC classification number: G11C11/4094 , G11C11/401 , G11C11/4097 , G11C29/12 , G11C2029/1204 , G11C2029/2602
Abstract: 本发明公开了一种存储器布局，其中预充电器电路连接在不同的位线对之间而不是在读出放大器之间：每个位线对中的两个位线连接到不同的预充电电路，因此它们可以被充电到不同的预充电电压。即，每个位线对中的位线和位线杆读出线连接到不同的预充电电路。利用这种配置，可能通过同时激活全部的地址线进行读出应力测试，并对每对读出线中的位线和位线杆充电到不同电压。利用该配置，可能减少所要求的测试焊盘数。
-
公开(公告)号：CN1819057A
公开(公告)日：2006-08-16
申请号：CN200510120433.1
申请日：2005-11-10
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C11/4091 , G11C7/12
CPC classification number: G11C11/4094 , G11C11/401 , G11C11/4097 , G11C29/12 , G11C2029/1204 , G11C2029/2602
Abstract: 本发明公开了一种存储器布局，其中预充电器电路连接在不同的位线对之间而不是在读出放大器之间：每个位线对中的两个位线连接到不同的预充电电路，因此它们可以被充电到不同的预充电电压。即，每个位线对中的位线和位线杆读出线连接到不同的预充电电路。利用这种配置，可能通过同时激活全部的地址线进行读出应力测试，并对每对读出线中的位线和位线杆充电到不同电压。利用该配置，可能减少所要求的测试焊盘数。
-
公开(公告)号：CN107064564A
公开(公告)日：2017-08-18
申请号：CN201710061606.X
申请日：2017-01-26
CPC classification number: G01Q60/28 , G01Q60/42 , H01L21/67288 , H01L27/10876 , H01L27/10885 , H01L27/10888 , H01L28/00 , G01Q60/38 , H01L22/12
Abstract: 本发明提供了形成微图案的方法、基板表面检查装置、用于原子力显微镜的悬臂装置、分析半导体基板的表面的方法、以及探针尖端。该形成微图案的方法包括在半导体基板上形成钉扎图案；在钉扎图案之间的间隔中形成中性图案层；以及通过使用原子力显微镜(AFM)检查引导层的表面，该引导层包括钉扎图案和中性图案层。
-
公开(公告)号：CN107064564B
公开(公告)日：2022-02-11
申请号：CN201710061606.X
申请日：2017-01-26
Abstract: 本发明提供了形成微图案的方法、基板表面检查装置、用于原子力显微镜的悬臂装置、分析半导体基板的表面的方法、以及探针尖端。该形成微图案的方法包括在半导体基板上形成钉扎图案；在钉扎图案之间的间隔中形成中性图案层；以及通过使用原子力显微镜(AFM)检查引导层的表面，该引导层包括钉扎图案和中性图案层。
-
-
-
Search Results
4
records
(took 0.02 seconds)
