洗衣机
    2.
    发明公开
    洗衣机 审中-公开

    公开(公告)号:CN119998516A

    公开(公告)日:2025-05-13

    申请号:CN202380069949.4

    申请日:2023-10-10

    Abstract: 该洗衣机可以包括:外壳;控制面板,设置在外壳前表面上,控制面板包括开口和固定突起;洗涤剂供应装置,配置成通过开口移入或移出洗衣机;用于容纳洗涤剂的本体以及可旋转地连接到本体上的把手,把手包括锁定突起。洗涤剂供应装置和把手可以配置成使得洗涤剂供应装置具有锁定状态,在该锁定状态下,其移入洗衣机中,锁定突起比固定突起更靠近本体定位,并且洗涤剂供应装置因洗衣机操作时发生的振动而产生的前向移动因锁定突起和固定突起之间的接触而受到限制。把手可以旋转,使得当洗涤剂供应装置处于锁定状态时,锁定突起移动以将洗涤剂供应装置从锁定状态释放,并且洗涤剂供应装置由此到达打开状态,在该打开状态下,洗涤剂供应装置的前向移动不因锁定突起和固定突起之间的接触而受到限制。

    集成电路存储器装置和静态随机存取存储器装置

    公开(公告)号:CN114496023A

    公开(公告)日:2022-05-13

    申请号:CN202111145879.5

    申请日:2021-09-28

    Abstract: 提供了集成电路存储器装置和静态随机存取存储器装置。集成电路存储器装置包括静态随机存取存储器(SRAM)单元和电耦接到所述SRAM单元的电荷存储电路。提供了电耦接到所述电荷存储电路的开关控制器。所述开关控制器和所述电荷存储电路被共同配置为通过以下方式循环与电耦接到所述SRAM单元的位线相关联的电荷来节省功率:(i)一旦SRAM单元写入操作开始,就从所述位线向电耦接到所述SRAM单元内的一对NMOS下拉晶体管的源极端子的电荷存储节点传输电荷,然后(ii)一旦所述SRAM单元写入操作完成,就使至少一部分电荷返回所述位线。

    包括具有写辅助单元的单元阵列的集成电路

    公开(公告)号:CN114446351A

    公开(公告)日:2022-05-06

    申请号:CN202111098713.2

    申请日:2021-09-18

    Abstract: 一种集成电路包括单元阵列、多条字线、至少一条写辅助线以及行驱动器,单元阵列包括位于多个第一行中的多个存储单元和位于至少一个第二行中的多个写辅助单元,多条字线分别在多个第一行上延伸,至少一条写辅助线分别在至少一个第二行上延伸,行驱动器连接到多条字线和至少一条写辅助线,行驱动器被配置为:在写操作期间通过至少一条写辅助线启用多个写辅助单元中的至少一个写辅助单元,其中,多个写辅助单元中的每个写辅助单元包括与多个存储单元中的每个存储单元相同的晶体管配置并且具有与多个存储单元中的每个存储单元相同的占用面积。

    静态随机存取存储器的存储单元阵列和静态随机存取存储器

    公开(公告)号:CN118338645A

    公开(公告)日:2024-07-12

    申请号:CN202311163360.9

    申请日:2023-09-11

    Abstract: 提供了静态随机存取存储器的存储单元阵列和静态随机存取存储器。所述存储单元阵列包括:顶部存储单元阵列,其包括顶部存储单元;以及底部存储单元阵列,其包括底部存储单元,顶部存储单元包括:第一顶部存储单元,其位于电源电压与中间节点之间,并且连接到第一顶部字线、第一顶部位线和第一顶部互补位线,底部存储单元包括:第一底部存储单元,其被配置为与第一顶部存储单元成对地工作,连接在中间节点与接地电压之间,并且连接到第一底部字线、第一底部位线和第一底部互补位线,并且当未对第一顶部存储单元和第一底部存储单元执行写入操作和读取操作时,第一顶部位线、第一顶部互补位线、第一底部位线和第一底部互补位线连接到中间节点。

    半导体存储器件和存储器模块
    8.
    发明公开

    公开(公告)号:CN117746943A

    公开(公告)日:2024-03-22

    申请号:CN202310858922.5

    申请日:2023-07-12

    Inventor: 赵健熙 崔原荣

    Abstract: 提供了一种半导体存储器件和存储器模块。所述半导体存储器件包括接收电路、多路复用电路、译码电路和存储单元阵列。所述接收电路接收多个输入命令/地址(CA)信号,并且基于时钟信号和所述多个输入CA信号生成多个CA信号组。所述多路复用电路基于模式选择信号在第一操作模式和第二操作模式中的一种操作模式下进行操作,在所述第一操作模式下输出所述多个CA信号组作为多个选定CA信号组,以及在所述第二操作模式下通过对在所述多个CA信号组中的每一个CA信号组中包括的所述多个子CA信号进行多路复用来生成所述多个选定CA信号组。所述译码电路基于所述多个选定CA信号组生成多个输出CA信号。

    双边沿触发的触发器
    9.
    发明公开

    公开(公告)号:CN117498834A

    公开(公告)日:2024-02-02

    申请号:CN202310538568.8

    申请日:2023-05-12

    Abstract: 一种触发器包括输入逻辑电路、第一锁存器、第二锁存器和输出复用器;其中,输入逻辑电路基于输入数据位和时钟信号来输出时钟反信号,其中,第一锁存器和第二锁存器基于输入数据位、时钟信号和时钟反信号来操作,其中,输出复用器基于来自第一节点和第二节点的节点的输出来操作并输出输出数据位,以及其中,输入逻辑电路在输出数据位的值没有变化的时间段内具有统一的值。

Patent Agency Ranking