公开(公告)号：CN118672080A

公开(公告)日：2024-09-20

申请号：CN202311643166.0

申请日：2023-12-04

Applicant: 三星电子株式会社

Inventor： 黄淙昡 ,  李在镒 ,  罗暻朝

IPC: G03F9/00 ,  G03F7/20

Abstract: 一种用于改进超高阶分量的套刻参数的套刻校正方法，包括：通过测量获得套刻的未对准分量；将未对准分量转换为套刻参数；在套刻参数之间应用转换逻辑；将套刻参数转换为像差输入数据；以及通过将像差输入数据应用于曝光机来执行曝光工艺，其中，套刻参数被划分为第一套刻参数和第二套刻参数，第一套刻参数在作为狭缝的延伸方向的第一方向上偏移第二套刻参数在垂直于第一方向的第二方向上偏移，并且执行曝光工艺包括校正第一套刻参数和第二套刻参数，第一套刻参数和第二套刻参数包括相对于狭缝在第一方向上的位置的三阶或更高阶分量。

公开(公告)号：CN116234318A

公开(公告)日：2023-06-06

申请号：CN202211554218.2

申请日：2022-12-05

Applicant: 三星电子株式会社

Inventor： 崔贤默 ,  金志红 ,  罗暻朝

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

Abstract: 一种制造半导体器件的方法，包括：形成第一衬底和第一衬底上的第二衬底；通过在第二衬底上交替堆叠第一层间绝缘层和牺牲层来形成第一堆叠区域；通过在第一堆叠区域上交替堆叠第二层间绝缘层和牺牲层来形成第二堆叠区域；通过部分地去除第二堆叠区域来形成在第一方向上彼此间隔开的第一开口；在第一开口中形成第一填充绝缘层；通过部分地去除第一开口之间的第二堆叠区域来形成第二开口；去除通过第二开口暴露的第二牺牲层；通过在第二开口和去除了第二牺牲层的区域中形成第二填充绝缘层，来形成包括第一填充绝缘层和第二填充绝缘层的下分离区域。

公开(公告)号：CN116096077A

公开(公告)日：2023-05-09

申请号：CN202211270572.2

申请日：2022-10-17

Applicant: 三星电子株式会社

Inventor： 李蕙兰 ,  金景洙 ,  罗暻朝 ,  杨世怜

IPC: H10B12/00

Abstract: 公开了一种半导体存储器件，包括：衬底，包括单元区和外围区；单元栅电极，设置在单元区处；位线结构，设置在单元区处并包括单元导线和设置在单元导线上的单元线封盖膜；鳍型图案，设置在外围区处；外围栅电极，与鳍型图案交叉；外围栅分离图案，设置在外围栅电极的侧壁上并具有高于外围栅电极的上表面的上表面；以及外围层间绝缘膜，覆盖外围栅电极、外围栅分离图案、以及外围栅分离图案的侧壁的一部分。外围层间绝缘膜的上表面和单元线封盖膜的最上表面相对于衬底位于相同的高度。

公开(公告)号：CN118642333A

公开(公告)日：2024-09-13

申请号：CN202410010663.5

申请日：2024-01-04

Applicant: 三星电子株式会社

Inventor： 李在镒 ,  罗暻朝

IPC: G03F7/20

Abstract: 公开了一种套刻校正方法和包括该套刻校正方法的半导体器件制造方法，该套刻校正方法能够精确地测量和校正第一层的套刻的高阶分量并改善与随后的曝光工艺中的曝光设备的匹配，在该第一层中图案首先形成在半导体基板上。该套刻校正方法包括：在第一层上形成第一套刻标记，在该第一层上图案最初形成在半导体基板上；对第一套刻标记执行绝对测量；以及基于绝对测量校正第一层的套刻。绝对测量是基于用于形成第一套刻标记的曝光设备的固定位置的测量方法。

公开(公告)号：CN118338150A

公开(公告)日：2024-07-12

申请号：CN202311201694.0

申请日：2023-09-18

Applicant: 三星电子株式会社

Inventor： 李宰圭 ,  罗暻朝 ,  赵东锡

IPC: H04N25/70

Abstract: 公开了一种图像传感器。多个像素中的每个像素包括：光电二极管；传输晶体管，连接在光电二极管与浮动扩散节点之间；复位晶体管，连接在浮动扩散节点与施加有第一电源电压的第一电源节点之间；第一源极跟随器晶体管，包括与浮动扩散节点连接的栅极、与施加有第二电源电压的第二电源节点连接的第一端子、以及与第一节点连接的第二端子；预充电晶体管，连接在第一节点与浮动节点之间；第一预充电选择晶体管，连接在浮动节点与接地节点之间；第二预充电选择晶体管，连接在第一节点与第二节点之间；以及第一电容器，连接在预充电晶体管的栅极与浮动节点之间。

公开(公告)号：CN116705790A

公开(公告)日：2023-09-05

申请号：CN202310176787.6

申请日：2023-02-28

Applicant: 三星电子株式会社

Inventor： 李受龙 ,  梁宰圆 ,  罗暻朝 ,  金志红 ,  吕尚哲 ,  李赫

IPC: H01L27/02 ,  G06F30/392 ,  G06T7/00 ,  G06N20/00 ,  G06F115/10 ,  G06F115/02

Abstract: 公开了一种电子装置的操作方法，该电子装置包括执行基于机器学习的半导体布局仿真模块的处理器。该操作方法包括：在由处理器执行的半导体布局仿真模块处接收布局图像；基于布局图像和半导体集成电路的制造装置信息图像推断晶片图像，半导体集成电路由半导体制造装置基于最终布局图像制造；当晶片图像不可接受时调整布局图像；以及当晶片图像可接受时确认布局图像为最终布局图像。

公开(公告)号：CN116661232A

公开(公告)日：2023-08-29

申请号：CN202211496299.5

申请日：2022-11-24

Applicant: 三星电子株式会社

Inventor： 李在镒 ,  罗暻朝

IPC: G03F1/22 ,  G03F1/56 ,  G03F7/20 ,  H10B99/00

Abstract: 一种制造半导体装置的方法可以使用半导体层的显影后检查(ADI)来确定光致抗蚀剂图案的返工。返工可以包括叠加函数的单至双转换(SDC)。

公开(公告)号：CN116096075A

公开(公告)日：2023-05-09

申请号：CN202211186615.9

申请日：2022-09-27

Applicant: 三星电子株式会社

Inventor： 李蕙兰 ,  朴素贤 ,  罗暻朝 ,  杨世怜

IPC: H10B12/00 ,  H01L21/764

Abstract: 一种半导体器件，包括：叠层，包括在衬底上彼此堆叠的导电结构和绝缘结构，其中，该叠层沿基本平行于衬底的上表面的第一方向延伸；第一间隔物、第二间隔物和第三间隔物，在基本平行于衬底的上表面并与第一方向相交的第二方向上彼此顺序地堆叠在叠层的侧壁上；以及封盖图案，设置在第二间隔物上，其中：第二间隔物是包括空气的空气间隔物，并且第三间隔物的一部分的上表面与封盖图案的上表面基本共面。

公开(公告)号：CN115903393A

公开(公告)日：2023-04-04

申请号：CN202210657056.9

申请日：2022-06-10

Applicant: 三星电子株式会社

Inventor： 李在镒 ,  罗暻朝

IPC: G03F7/20 ,  H01L21/027

Abstract: 提供了一种用于在一起使用深紫外(DUV)设备和极紫外(EUV)设备的环境中准确地测量并校正套刻误差的套刻误差测量方法、一种使用所述套刻误差测量方法的半导体器件制造方法和一种套刻误差测量设备。所述套刻误差测量方法包括基于固定位置执行多个层中的至少一个层的套刻标记的位置的绝对测量，其中通过使用所述DUV设备来对所述多个层中的第一层执行曝光工艺，并且通过使用所述EUV设备来对所述多个层中的第n层执行曝光工艺，所述第n层是所述多个层中的最上层。