公开(公告)号：CN118672080A

公开(公告)日：2024-09-20

申请号：CN202311643166.0

申请日：2023-12-04

Applicant: 三星电子株式会社

Inventor： 黄淙昡 ,  李在镒 ,  罗暻朝

IPC: G03F9/00 ,  G03F7/20

Abstract: 一种用于改进超高阶分量的套刻参数的套刻校正方法，包括：通过测量获得套刻的未对准分量；将未对准分量转换为套刻参数；在套刻参数之间应用转换逻辑；将套刻参数转换为像差输入数据；以及通过将像差输入数据应用于曝光机来执行曝光工艺，其中，套刻参数被划分为第一套刻参数和第二套刻参数，第一套刻参数在作为狭缝的延伸方向的第一方向上偏移第二套刻参数在垂直于第一方向的第二方向上偏移，并且执行曝光工艺包括校正第一套刻参数和第二套刻参数，第一套刻参数和第二套刻参数包括相对于狭缝在第一方向上的位置的三阶或更高阶分量。

公开(公告)号：CN118642333A

公开(公告)日：2024-09-13

申请号：CN202410010663.5

申请日：2024-01-04

Applicant: 三星电子株式会社

Inventor： 李在镒 ,  罗暻朝

IPC: G03F7/20

Abstract: 公开了一种套刻校正方法和包括该套刻校正方法的半导体器件制造方法，该套刻校正方法能够精确地测量和校正第一层的套刻的高阶分量并改善与随后的曝光工艺中的曝光设备的匹配，在该第一层中图案首先形成在半导体基板上。该套刻校正方法包括：在第一层上形成第一套刻标记，在该第一层上图案最初形成在半导体基板上；对第一套刻标记执行绝对测量；以及基于绝对测量校正第一层的套刻。绝对测量是基于用于形成第一套刻标记的曝光设备的固定位置的测量方法。

公开(公告)号：CN116661232A

公开(公告)日：2023-08-29

申请号：CN202211496299.5

申请日：2022-11-24

Applicant: 三星电子株式会社

Inventor： 李在镒 ,  罗暻朝

IPC: G03F1/22 ,  G03F1/56 ,  G03F7/20 ,  H10B99/00

Abstract: 一种制造半导体装置的方法可以使用半导体层的显影后检查(ADI)来确定光致抗蚀剂图案的返工。返工可以包括叠加函数的单至双转换(SDC)。

公开(公告)号：CN115903393A

公开(公告)日：2023-04-04

申请号：CN202210657056.9

申请日：2022-06-10

Applicant: 三星电子株式会社

Inventor： 李在镒 ,  罗暻朝

IPC: G03F7/20 ,  H01L21/027

Abstract: 提供了一种用于在一起使用深紫外(DUV)设备和极紫外(EUV)设备的环境中准确地测量并校正套刻误差的套刻误差测量方法、一种使用所述套刻误差测量方法的半导体器件制造方法和一种套刻误差测量设备。所述套刻误差测量方法包括基于固定位置执行多个层中的至少一个层的套刻标记的位置的绝对测量，其中通过使用所述DUV设备来对所述多个层中的第一层执行曝光工艺，并且通过使用所述EUV设备来对所述多个层中的第n层执行曝光工艺，所述第n层是所述多个层中的最上层。