公开(公告)号：CN109427794B

公开(公告)日：2024-03-15

申请号：CN201810940714.9

申请日：2018-08-17

Applicant: 三星电子株式会社

Inventor： 黄昌善 ,  朴基喆 ,  片荣范 ,  权炳昊 ,  尹普彦

IPC: H10B41/30 ,  H10B41/40 ,  H10B41/27 ,  H10B43/30 ,  H10B43/40 ,  H10B43/27 ,  H01L21/48 ,  H01L23/48

Abstract: 提供一种包括绝缘覆盖结构的半导体器件及其形成方法。该半导体器件可以包括：在衬底上垂直层叠的多个栅电极；绝缘覆盖结构，其位于所述多个栅电极上。所述绝缘覆盖结构可以包括第一上表面和第二上表面。所述第一上表面和所述衬底之间的第一距离可以大于所述第二上表面和衬底之间的第二距离。所述第一上表面可以不与所述第二上表面重叠。该半导体器件可以包括存储单元垂直结构，其穿过所述第一上表面、所述多个栅电极和所述绝缘覆盖结构。所述存储单元垂直结构可以与所述第二上表面间隔开。该半导体器件可以包括位线，其与所述存储单元垂直结构电连接。

公开(公告)号：CN108183106B

公开(公告)日：2024-02-02

申请号：CN201711293693.8

申请日：2017-12-08

Applicant: 三星电子株式会社

Inventor： 片荣范 ,  朴基喆 ,  金仁权 ,  张气薰 ,  权炳昊 ,  金相均 ,  尹普彦

IPC: H10B41/20 ,  H10B43/20

Abstract: 一种半导体器件包括衬底、外围结构、下绝缘层和堆叠。衬底包括外围电路区域和单元阵列区域。外围结构在外围电路区域上。下绝缘层覆盖外围电路区域和单元阵列区域，并且具有从平坦部分凸出的凸出部分。堆叠在下绝缘层和单元阵列区域上，并且包括交替地且重复地堆叠的上导电图案和绝缘图案。

公开(公告)号：CN108183106A

公开(公告)日：2018-06-19

申请号：CN201711293693.8

申请日：2017-12-08

Applicant: 三星电子株式会社

Inventor： 片荣范 ,  朴基喆 ,  金仁权 ,  张气薰 ,  权炳昊 ,  金相均 ,  尹普彦

IPC: H01L27/11551 ,  H01L27/11578

CPC classification number: H01L27/11286 ,  H01L21/02107 ,  H01L21/76801 ,  H01L21/76819 ,  H01L23/528 ,  H01L23/535 ,  H01L23/538 ,  H01L27/112 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582

Abstract: 一种半导体器件包括衬底、外围结构、下绝缘层和堆叠。衬底包括外围电路区域和单元阵列区域。外围结构在外围电路区域上。下绝缘层覆盖外围电路区域和单元阵列区域，并且具有从平坦部分凸出的凸出部分。堆叠在下绝缘层和单元阵列区域上，并且包括交替地且重复地堆叠的上导电图案和绝缘图案。

公开(公告)号：CN115497947A

公开(公告)日：2022-12-20

申请号：CN202210664194.X

申请日：2022-06-13

Applicant: 三星电子株式会社

Inventor： 金俊锡 ,  权烔辉 ,  金基雄 ,  闵忠基 ,  片荣范 ,  黄昌善

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L25/18

Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：衬底；第一堆叠结构，所述第一堆叠结构包括位于所述衬底上的第一栅电极；以及第二堆叠结构，所述第二堆叠结构位于所述第一堆叠结构上；其中，所述第一堆叠结构包括第一下阶梯区域、第二下阶梯区域和第三下阶梯区域，所述第二堆叠结构包括第一上阶梯区域、第二上阶梯区域、第三上阶梯区域以及穿透所述第二堆叠结构并且位于所述第一下阶梯区域至所述第三下阶梯区域上的至少一个穿通部分，所述第一下阶梯区域具有与所述第一上阶梯区域的形状相同的形状，所述第二下阶梯区域具有与所述第二上阶梯区域的形状相同的形状，并且所述第三下阶梯区域具有与所述第三上阶梯区域的形状相同的形状。

公开(公告)号：CN109427794A

公开(公告)日：2019-03-05

申请号：CN201810940714.9

申请日：2018-08-17

Applicant: 三星电子株式会社

Inventor： 黄昌善 ,  朴基喆 ,  片荣范 ,  权炳昊 ,  尹普彦

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/48 ,  H01L23/48

Abstract: 提供一种包括绝缘覆盖结构的半导体器件及其形成方法。该半导体器件可以包括：在衬底上垂直层叠的多个栅电极；绝缘覆盖结构，其位于所述多个栅电极上。所述绝缘覆盖结构可以包括第一上表面和第二上表面。所述第一上表面和所述衬底之间的第一距离可以大于所述第二上表面和衬底之间的第二距离。所述第一上表面可以不与所述第二上表面重叠。该半导体器件可以包括存储单元垂直结构，其穿过所述第一上表面、所述多个栅电极和所述绝缘覆盖结构。所述存储单元垂直结构可以与所述第二上表面间隔开。该半导体器件可以包括位线，其与所述存储单元垂直结构电连接。