-
公开(公告)号:CN106021146B
公开(公告)日:2021-02-02
申请号:CN201610187228.5
申请日:2016-03-29
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器件、存储器系统和操作存储器系统的方法。如下提供一种操作存储器控制器、包括主存储器件和从存储器件的多个存储器件、将主存储器件耦合到从存储器件的后向通道总线和将存储器控制器耦合到多个存储器件的通道的方法。由存储器件从存储器控制器接收存储器命令。由主存储器件生成并且输出内部命令。由从存储器件接收内部命令。通过后向通道总线发送内部命令到从存储器件。
-
公开(公告)号:CN113010346B
公开(公告)日:2023-01-13
申请号:CN202110263452.9
申请日:2017-12-01
Applicant: 三星电子株式会社(KR)
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号,基于多个第一单位数据和第一DBI位,使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号,基于多个第二单位数据和第二DBI位,使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号,通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
公开(公告)号:CN113010346A
公开(公告)日:2021-06-22
申请号:CN202110263452.9
申请日:2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号,基于多个第一单位数据和第一DBI位,使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号,基于多个第二单位数据和第二DBI位,使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号,通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
-
公开(公告)号:CN115987299B
公开(公告)日:2024-02-20
申请号:CN202211678436.7
申请日:2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种执行错误检测操作的存储器系统,包括:半导体存储器设备以及存储器控制器,其被配置为:将第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位发送到半导体存储器设备;基于第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位,生成最终错误检测码位;从半导体存储器设备接收返回的错误检测码位,所述返回的错误检测码位包括在全码率模式期间的第一错误检测码位和第二错误检测码位以及在半码率模式期间的合并的错误检测码位;以及将最终错误检测码位和返回的错误检测码位进行比较,以确定由半导体接收的第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位是否包括错误。
-
公开(公告)号:CN107272867B
公开(公告)日:2021-11-30
申请号:CN201710212492.4
申请日:2017-04-01
Applicant: 三星电子株式会社
IPC: G06F1/3287 , G06F1/3296 , G06F1/26 , G11C5/14
Abstract: 提供了电子设备及改变其供电电压的方法。所述电子设备包括电源管理装置和存储器装置,存储器装置包括被配置为响应于控制命令将第一电压和第二电压中的一者提供至内部电路的电源开关。电源管理装置被配置为产生第一电压、第二电压和控制命令,并且将第一电压、第二电压和控制命令提供至存储器装置。电源开关在第一电压的电平被改变时将第二电压提供至内部电路并且在第一电压的电平变化完成之后将第一电压提供至内部电路。
-
公开(公告)号:CN106021146A
公开(公告)日:2016-10-12
申请号:CN201610187228.5
申请日:2016-03-29
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器件、存储器系统和操作存储器系统的方法。如下提供一种操作存储器控制器、包括主存储器件和从存储器件的多个存储器件、将主存储器件耦合到从存储器件的后向通道总线和将存储器控制器耦合到多个存储器件的通道的方法。由存储器件从存储器控制器接收存储器命令。由主存储器件生成并且输出内部命令。由从存储器件接收内部命令。通过后向通道总线发送内部命令到从存储器件。
-
公开(公告)号:CN115987299A
公开(公告)日:2023-04-18
申请号:CN202211678436.7
申请日:2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种执行错误检测操作的存储器系统,包括:半导体存储器设备以及存储器控制器,其被配置为:将第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位发送到半导体存储器设备;基于第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位,生成最终错误检测码位;从半导体存储器设备接收返回的错误检测码位,所述返回的错误检测码位包括在全码率模式期间的第一错误检测码位和第二错误检测码位以及在半码率模式期间的合并的错误检测码位;以及将最终错误检测码位和返回的错误检测码位进行比较,以确定由半导体接收的第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位是否包括错误。
-
公开(公告)号:CN110995289B
公开(公告)日:2021-02-19
申请号:CN201911179754.7
申请日:2017-12-01
Applicant: 三星电子株式会社
Abstract: 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号,基于多个第一单位数据和第一DBI位,使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号,基于多个第二单位数据和第二DBI位,使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号,通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
-
公开(公告)号:CN109256172A
公开(公告)日:2019-01-22
申请号:CN201810763620.9
申请日:2018-07-12
Applicant: 三星电子株式会社
Abstract: 存储器设备包括输出引脚、模式寄存器、信号生成器,被配置为响应于来自模式寄存器的第一和第二控制信号生成包括随机数据样式和保持数据样式中的一个的检测时钟输出信号,并通过输出引脚输出检测时钟输出信号。随机数据样式包括由存储器设备生成的伪随机数据。保持数据样式是预先存储在存储器设备中的固定样式。检测时钟输出信号被用于时钟和数据恢复操作。
-
-
-
-
-
-
-
-
-