-
公开(公告)号：CN114155899A
公开(公告)日：2022-03-08
申请号：CN202110957396.9
申请日：2021-08-19
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括：存储单元阵列，包括与多条字线、多条位线和公共源极线连接的非易失性存储块；公共源极线驱动器，被配置为向所述公共源极线提供公共源极线电压；页缓冲器单元，被配置为向多条位线中的至少一条提供位线电压；控制逻辑电路，被配置为调整公共源极线电压和位线电压；以及通道初始化电路，其中所述通道初始化电路针对初始化脉冲来设置公共源极线电压和位线电压，并且所述通道初始化电路在多个读区段之间施加初始化脉冲，其中，在多个读区段中，向多条字线中的至少两条施加读电压。
-
Patent Agency Ranking
公开(公告)号：CN115705908A
公开(公告)日：2023-02-17
申请号：CN202210512988.4
申请日：2022-05-11
Applicant: 三星电子株式会社
Abstract: 提供的是一种存储设置数据的存储器件及其操作方法。所述存储器件可以包括：单元阵列，所述单元阵列包括多个单元块，每一个所述单元块包括多个页面；以及控制逻辑，所述控制逻辑控制对所述单元阵列的编程和读取操作，其中所述单元阵列的至少一个页面存储包括与所述存储器件的设置操作相关的信息的信息数据读取(IDR)数据，所述单元阵列的至少一个其他页面存储包括所述IDR数据的反转位值的副本IDR数据，并且所述控制逻辑在发生所述IDR数据的读取失败时执行恢复操作，所述恢复操作通过读取所述副本IDR数据来修复从所述单元阵列读取的IDR数据中的错误。
-
-
公开(公告)号：CN115691618A
公开(公告)日：2023-02-03
申请号：CN202210790675.5
申请日：2022-07-05
Applicant: 三星电子株式会社
Abstract: 一种半导体存储设备，包括源极层、沟道结构、在源极层上且在沟道结构的侧壁上间隔开的栅电极，以及公共源极线。栅电极包括第一字线组和第二字线组，第一字线组包括第一栅电极和第二栅电极，第二字线组包括第三栅电极和第四栅电极。响应于公共源极线的电压达到目标电压，半导体存储设备使得在第一擦除操作间隔中将抑制电压施加到第二字线组并将擦除电压施加到第一字线组，并且在第二擦除操作间隔中将抑制电压施加到第一字线组并将擦除电压施加到第二字线组。
-
公开(公告)号：CN115642181A
公开(公告)日：2023-01-24
申请号：CN202210859705.3
申请日：2022-07-20
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。该半导体器件可以包括：外围电路结构；存储单元块，布置在外围电路结构上并包括串，该串中的每一个包括串联连接并且在竖直方向上堆叠的下选择晶体管、存储单元晶体管和上选择晶体管；以及位线，在存储单元块上。位线可以包括与串中的第一串至第三串电连接的第一位线。第一串至第三串的下选择晶体管分别包括第一下选择栅电极至第三下选择栅电极。第二下选择栅电极可以布置在与第一下选择栅电极不同的竖直层级处，而第三下选择栅电极可以布置在与第一下选择栅电极相同的竖直层级处。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
