-
Patent Agency Ranking
公开(公告)号：CN106847338A
公开(公告)日：2017-06-13
申请号：CN201611079351.1
申请日：2016-11-30
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 本发明提供了非易失性存储器装置、存储器系统及操作它们的方法。提供了如下一种操作包括三维(3D)存储器单元阵列的非易失性存储器装置的方法。利用第一读电压电平对连接至第一字线的第一存储器单元执行第一读操作。如果第一读操作失败，则对第一存储器单元执行读重试操作，以将读重试电压电平设为第二读电压电平。基于第一读电压电平与第二读电压电平之间的差来确定读偏移表。读偏移表存储多个读电压偏移。利用通过利用读偏移表确定的第三读电压电平对连接至第二字线的第二存储器单元执行第二读操作。
-
公开(公告)号：CN111081299A
公开(公告)日：2020-04-28
申请号：CN201910572730.1
申请日：2019-06-28
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器器件，包括：第一存储器堆叠，包括彼此垂直堆叠的第一存储器单元；第二存储器堆叠，包括彼此垂直堆叠的存储器单元；以及控制逻辑，被配置为基于在第一存储器操作中施加到第一存储器堆叠中的第一存储器单元中的一个的第一电压，设置施加用于第二存储器堆叠中的第二存储器单元之一的第二存储器操作的第二电压的电压电平。第二存储器堆叠垂直堆叠在第一存储器堆叠上。使用第一电压确定第一存储器单元中的一个的单元特性。
-
公开(公告)号：CN117912532A
公开(公告)日：2024-04-19
申请号：CN202310989551.4
申请日：2023-08-08
Applicant: 三星电子株式会社
Abstract: 提供了测试非易失性存储器装置的方法和非易失性存储器装置。在一种测试包括第一半导体层和在第一半导体层之前形成的第二半导体层的非易失性存储装置的方法中，在第二半导体层中设置电路元件，电路元件包括页缓冲器电路和与页缓冲器电路间隔开的至少一个驱动器；通过在感测节点与所述至少一个驱动器的多个放电晶体管之间提供至少一条放电路径来模拟未连接到页缓冲器电路的非易失性存储器单元的导通状态；在页缓冲器电路中在模拟导通状态的情况下执行感测和锁存操作；以及基于通过感测和锁存操作获得的锁存值来确定页缓冲器电路是否正常操作。
-
公开(公告)号：CN106847338B
公开(公告)日：2021-03-02
申请号：CN201611079351.1
申请日：2016-11-30
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 本发明提供了非易失性存储器装置、存储器系统及操作它们的方法。提供了如下一种操作包括三维(3D)存储器单元阵列的非易失性存储器装置的方法。利用第一读电压电平对连接至第一字线的第一存储器单元执行第一读操作。如果第一读操作失败，则对第一存储器单元执行读重试操作，以将读重试电压电平设为第二读电压电平。基于第一读电压电平与第二读电压电平之间的差来确定读偏移表。读偏移表存储多个读电压偏移。利用通过利用读偏移表确定的第三读电压电平对连接至第二字线的第二存储器单元执行第二读操作。
-
公开(公告)号：CN111145814A
公开(公告)日：2020-05-12
申请号：CN201911075604.1
申请日：2019-11-06
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置和非易失性存储器系统。所述非易失性存储器装置包括：字线；位线；存储器单元阵列，其包括位于所述字线和所述位线之间的交叉区域处的第一存储器单元；字线电压产生电路，其被配置为产生编程电压，所述编程电压被提供给所述字线；行解码器电路，其被配置为从所述字线电压产生电路接收所述编程电压，并被配置为向所述字线提供所述编程电压；验证电路，其被配置为响应于验证对所述第一存储器单元的编程的成功或失败而产生验证信号；以及控制电路，其被配置为响应于所述验证信号将所述编程电压施加到所述第一存储器单元，并且被配置为响应于所述验证信号中断所述编程电压。
-
-
-
-
Search Results
5
records
(took 0.018 seconds)
