公开(公告)号：CN103198863B

公开(公告)日：2018-08-03

申请号：CN201310003599.X

申请日：2013-01-06

Applicant: 三星电子株式会社

Inventor： 全昌愍 ,  朴元虎 ,  金丙浩

IPC: G11C16/06 ,  G11C16/10

CPC classification number: G11C16/0433

Abstract: 公开了种二晶体管快闪存储器和二晶体管快闪存储器的编程方法。二晶体管快闪存储器包括存储单元阵列、行驱动器、读/写电路、产生高压的充电泵和被配置为将高压传递给行驱动器、读/写电路和存储单元阵列的控制逻辑。如果编程,则行驱动器和读/写电路施加电压以使得在与选择的存储单元不同行上的未选择的存储单元中的单元晶体管的控制栅极浮置。

公开(公告)号：CN1725471A

公开(公告)日：2006-01-25

申请号：CN200510082046.3

申请日：2005-07-05

Applicant: 三星电子株式会社

Inventor： 朴元虎 ,  柳泰光 ,  金炅焕 ,  金洸兑

IPC: H01L21/8247 ,  H01L21/31

CPC classification number: H01L21/28273 ,  G11C16/0433 ,  H01L27/11524

Abstract: 提供了一种形成隧穿绝缘层的方法，由所述方法形成的隧穿绝缘层的尺寸小于通过光刻工艺的分辨率得到的尺寸。所述方法包括的步骤有：在衬底上形成第一绝缘层和第二绝缘层；形成可再次流动的材料层图案，并使之再次流动；去除第二绝缘层和第一绝缘层，以暴露所述衬底；以及形成隧穿绝缘层。

公开(公告)号：CN103972237A

公开(公告)日：2014-08-06

申请号：CN201410041413.4

申请日：2014-01-28

Applicant: 三星电子株式会社

Inventor： 徐辅永 ,  朴元虎 ,  全昌愍 ,  赵容祥

IPC: H01L27/112 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L27/11521 ,  G11C16/0408 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明提供一种非易失性存储器件及其制造方法，该非易失性存储器件包括：衬底；在衬底中的沟槽；第一栅极图案，包括第一底部栅电极，该第一底部栅电极具有在沟槽中的第一部分和在第一部分上并且相对于衬底的上表面在向上方向上突出的第二部分。第二栅极图案包括第二栅电极，其在衬底上位于第一栅极图案的一侧并且与第一栅极图案绝缘。杂质区存在于衬底中位于第一栅极图案的与第二栅极图案相反的一侧，并且重叠沟槽的部分。

公开(公告)号：CN103198863A

公开(公告)日：2013-07-10

申请号：CN201310003599.X

申请日：2013-01-06

Applicant: 三星电子株式会社

Inventor： 全昌愍 ,  朴元虎 ,  金丙浩

IPC: G11C16/06 ,  G11C16/10

CPC classification number: G11C16/0433

Abstract: 本发明公开了一种二晶体管快闪存储器和二晶体管快闪存储器的编程方法。二晶体管快闪存储器包括存储单元阵列、行驱动器、读/写电路、产生高压的充电泵和被配置为将高压传递给行驱动器、读/写电路和存储单元阵列的控制逻辑。如果编程，则行驱动器和读/写电路施加电压以使得在与选择的存储单元不同行上的未选择的存储单元中的单元晶体管的控制栅极浮置。

公开(公告)号：CN1979814A

公开(公告)日：2007-06-13

申请号：CN200610165951.X

申请日：2006-12-11

Applicant: 三星电子株式会社

Inventor： 金荣浩 ,  金龙泰 ,  朴元虎 ,  金炅焕 ,  朴志薰

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/0207 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524

Abstract: 本发明提供了一种制造电可擦除和可编程只读存储器(EEPROM)的制造方法，其包括在具有存储晶体管区和选择晶体管区的半导体衬底中形成限定有源区的隔离图案。在有源区上形成具有隧穿区的栅极绝缘层。在具有栅极绝缘层的所得结构上形成第一导电层。第一导电层被构图以形成暴露隔离图案顶表面的开口。进行该构图使得选择的开口和与该开口相邻的有源区之间的距离根据设置在该开口下面的隔离图案的宽度而改变。本发明还提供了相应的EEPROM。

公开(公告)号：CN1702870A

公开(公告)日：2005-11-30

申请号：CN200510075964.3

申请日：2005-05-27

Applicant: 三星电子株式会社

Inventor： 朴元虎

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247 ,  G11C16/04

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42324

Abstract: 本发明公开了一种存储器件及其制造方法。在一实施例中，存储器件包括：半导体衬底；在所述半导体衬底中形成的第一区域，其中布置了多个存储晶体管；以及与所述第一区域相邻的第二区域，其中形成了用于为所述存储晶体管提供预定电压的选择晶体管。所述衬底的第二区域可以具有比除第二区域以外的整个衬底区域更高的杂质浓度。凭借缩短的沟道长度可以在不降低阈值电压的情况下，实现选择晶体管面积的减小。