公开(公告)号：CN109427788B

公开(公告)日：2023-07-04

申请号：CN201810666188.1

申请日：2018-06-21

Applicant: 三星电子株式会社

Inventor： 李准原 ,  高在康 ,  文锦妃 ,  崔炳德

IPC: H10B12/00

Abstract: 第一位线结构设置在第一接触结构与第二接触结构之间。第一空气间隔物插置在第一接触结构与第一位线结构之间。第一分离空间连接到第一空气间隔物的空气入口，并且插置在第一接触结构与第一位线结构之间。具有间隙部分的盖绝缘图案插置在第一接触结构与第二接触结构之间。间隙部分具有向下减小的宽度。空气覆盖图案覆盖该盖绝缘图案以密封第一分离空间。

公开(公告)号：CN119866011A

公开(公告)日：2025-04-22

申请号：CN202411442241.1

申请日：2024-10-16

Applicant: 三星电子株式会社

Inventor： 白松义 ,  文锦妃 ,  李贞娥 ,  金玉兰 ,  黄世荣 ,  申京澈 ,  杨性秀 ,  禹大光

IPC: H10B12/00 ,  H01L21/768

Abstract: 一种制造半导体器件的方法。该方法可以包括：在衬底上形成绝缘中间层；在绝缘中间层内部和绝缘中间层上形成钨图案；在绝缘中间层上形成绝缘图案以填充钨图案之间的空间，绝缘图案具有上表面的最低点，该最低点低于每个钨图案的上表面；在每个钨图案的上表面上形成初步钨氧化物层；对初步钨氧化物层执行第一表面等离子体处理以去除初步钨氧化物层的至少一部分，从而形成钨氧化物层和在钨氧化物层上的保护层；以及在保护层和绝缘图案上形成蚀刻停止层。

公开(公告)号：CN113013083A

公开(公告)日：2021-06-22

申请号：CN202011020787.X

申请日：2020-09-25

Applicant: 三星电子株式会社

Inventor： 文锦妃 ,  金镇用 ,  李准原 ,  黄光台 ,  金益秀 ,  任智芸

IPC: H01L21/762 ,  H01L21/02

Abstract: 本申请提供了形成材料膜的方法、集成电路器件和制造集成电路器件的方法。为了制造集成电路(IC)器件，制备了具有限定沟槽的台阶结构的下结构。在沟槽内部形成材料膜。为了形成材料膜，将包括第一中心元素和具有第一尺寸的第一配体的第一前体供应到下结构上，以在下结构上形成第一前体的第一化学吸附层。将包括第二中心元素和具有小于第一尺寸的第二尺寸的第二配体的第二前体供应到包括第一化学吸附层的所得结构上，以在下结构上形成第二前体的第二化学吸附层。将反应气体供应到第一化学吸附层和第二化学吸附层。

公开(公告)号：CN109427788A

公开(公告)日：2019-03-05

申请号：CN201810666188.1

申请日：2018-06-21

Applicant: 三星电子株式会社

Inventor： 李准原 ,  高在康 ,  文锦妃 ,  崔炳德

IPC: H01L27/108

Abstract: 第一位线结构设置在第一接触结构与第二接触结构之间。第一空气间隔物插置在第一接触结构与第一位线结构之间。第一分离空间连接到第一空气间隔物的空气入口，并且插置在第一接触结构与第一位线结构之间。具有间隙部分的盖绝缘图案插置在第一接触结构与第二接触结构之间。间隙部分具有向下减小的宽度。空气覆盖图案覆盖该盖绝缘图案以密封第一分离空间。