公开(公告)号：CN110875067B

公开(公告)日：2024-06-18

申请号：CN201910232126.4

申请日：2019-03-26

Applicant: 三星电子株式会社

Inventor： 安库尔·古普塔 ,  阿布希舍克·克萨尔瓦尼 ,  帕文德·库马尔·拉纳 ,  玛尼诗·钱德拉·乔希 ,  拉瓦·库马尔·普勒鲁图

IPC: G11C8/08 ,  G11C8/18

Abstract: 提供一种基于鳍式场效应晶体管的存储器中执行解码的方法和系统。一种基于鳍式场效应晶体管(fin‑FET)的片上系统(SoC)存储器，包括：控制块、多个第一逻辑门和多个行解码器。控制块包括：时钟生成器电路，生成内部时钟信号；全局驱动电路，连接到时钟生成器电路并驱动全局时钟信号。每个行解码器包括：第二逻辑门，经由多个输入端子接收多个高阶非钟控地址信号；传输门，将全局时钟信号和多个高阶非钟控地址信号进行组合；多个第三逻辑门，接收多个低阶非钟控地址信号和多个高阶钟控地址信号，并输出组合的低阶地址和高阶地址以及全局时钟信号；多个电平移位器电路，接收输出；多个字线驱动器电路，基于所述多个电平移位器电路的输出生成多条字线。

公开(公告)号：CN110875067A

公开(公告)日：2020-03-10

申请号：CN201910232126.4

申请日：2019-03-26

Applicant: 三星电子株式会社

Inventor： 安库尔·古普塔 ,  阿布希舍克·克萨尔瓦尼 ,  帕文德·库马尔·拉纳 ,  玛尼诗·钱德拉·乔希 ,  拉瓦·库马尔·普勒鲁图

IPC: G11C8/08 ,  G11C8/18

Abstract: 提供一种基于鳍式场效应晶体管的存储器中执行解码的方法和系统。一种基于鳍式场效应晶体管(fin-FET)的片上系统(SoC)存储器，包括：控制块、多个第一逻辑门和多个行解码器。控制块包括：时钟生成器电路，生成内部时钟信号；全局驱动电路，连接到时钟生成器电路并驱动全局时钟信号。每个行解码器包括：第二逻辑门，经由多个输入端子接收多个高阶非钟控地址信号；传输门，将全局时钟信号和多个高阶非钟控地址信号进行组合；多个第三逻辑门，接收多个低阶非钟控地址信号和多个高阶钟控地址信号，并输出组合的低阶地址和高阶地址以及全局时钟信号；多个电平移位器电路，接收输出；多个字线驱动器电路，基于所述多个电平移位器电路的输出生成多条字线。