公开(公告)号：CN110596561A

公开(公告)日：2019-12-20

申请号：CN201910359457.4

申请日：2019-04-30

Applicant: 三星电子株式会社

Inventor： 尹柱盛 ,  权纯一 ,  俞柄敃

IPC: G01R31/26

Abstract: 提供了一种用于有效测试半导体封装的测试板和测试系统，以及使用该测试板和测试系统的用于半导体封装的制造方法。测试装置包括：现场可编程门阵列(FPGA)，被配置为输出要发送到半导体器件的第一数据信号和要发送到半导体器件的第二数据信号；以及存储器，被配置为存储测试结果。该FPGA包括：第一输入/输出块，被配置为输出第一数据信号；第二输入/输出块，被配置为输出第二数据信号；串行器/解串器(SerDes)电路，被配置为生成选通信号；以及偏斜校准输入/输出块，被配置为从第一输入/输出块接收第一数据信号，从第二输入/输出块接收第二数据信号，以及从SerDes电路接收选通信号。

公开(公告)号：CN117630616A

公开(公告)日：2024-03-01

申请号：CN202310581149.2

申请日：2023-05-22

Applicant: 三星电子株式会社

Inventor： 权纯一 ,  申圣夑 ,  李东镐

IPC: G01R31/26 ,  G01R1/20 ,  H01L21/66 ,  H01L23/544

Abstract: 测试板和用于使用测试板的半导体装置的测试方法被公开，所述测试板包括：基板，包括第一被测装置(DUT)和第二DUT被设置在的DUT放置区域；第一负载开关，与第一DUT串联连接，并且被配置为基于第一使能信号被设置为接通状态或断开状态；第二负载开关，与第二DUT串联连接，并且被配置为根据第二使能信号被设置为接通状态或断开状态；以及测试控制器。测试控制器可被配置为：通过激活第一使能信号并且对第二使能信号去激活而在第(1‑1)模式下执行测试操作，然后通过对第一使能信号去激活并且激活第二使能信号而在第(1‑2)模式下执行测试操作。

公开(公告)号：CN110596561B

公开(公告)日：2022-04-12

申请号：CN201910359457.4

申请日：2019-04-30

Applicant: 三星电子株式会社

Inventor： 尹柱盛 ,  权纯一 ,  俞柄敃

IPC: G01R31/26

Abstract: 提供了一种用于有效测试半导体封装的测试板和测试系统，以及使用该测试板和测试系统的用于半导体封装的制造方法。测试装置包括：现场可编程门阵列(FPGA)，被配置为输出要发送到半导体器件的第一数据信号和要发送到半导体器件的第二数据信号；以及存储器，被配置为存储测试结果。该FPGA包括：第一输入/输出块，被配置为输出第一数据信号；第二输入/输出块，被配置为输出第二数据信号；串行器/解串器(SerDes)电路，被配置为生成选通信号；以及偏斜校准输入/输出块，被配置为从第一输入/输出块接收第一数据信号，从第二输入/输出块接收第二数据信号，以及从SerDes电路接收选通信号。