公开(公告)号：CN112310110B

公开(公告)日：2025-01-24

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H10B43/35 ,  H10B43/27 ,  H10D30/69

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。

公开(公告)号：CN107591404A

公开(公告)日：2018-01-16

申请号：CN201710546180.7

申请日：2017-07-06

Applicant: 三星电子株式会社

Inventor： 崔恩荣 ,  金斐悟 ,  金泳完 ,  金重浩 ,  孙荣鲜 ,  安宰永 ,  张炳铉

IPC: H01L27/11524 ,  H01L27/11551 ,  H01L21/768

CPC classification number: H01L27/11582 ,  H01L21/28282 ,  H01L27/1157 ,  H01L29/4234 ,  H01L29/42368

Abstract: 提供一种包括电介质层的半导体器件。该半导体器件包括堆叠结构和在堆叠结构内的竖直结构。该竖直结构包括具有第一宽度的下部区域和具有大于第一宽度的第二宽度的上部区域。该竖直结构还包括下部区域中的下部厚度与上部区域中的上部厚度的各自的比值彼此不同的两个电介质层。

公开(公告)号：CN107591404B

公开(公告)日：2023-06-20

申请号：CN201710546180.7

申请日：2017-07-06

Applicant: 三星电子株式会社

Inventor： 崔恩荣 ,  金斐悟 ,  金泳完 ,  金重浩 ,  孙荣鲜 ,  安宰永 ,  张炳铉

IPC: H10B41/35 ,  H10B41/20 ,  H01L21/768

Abstract: 提供一种包括电介质层的半导体器件。该半导体器件包括堆叠结构和在堆叠结构内的竖直结构。该竖直结构包括具有第一宽度的下部区域和具有大于第一宽度的第二宽度的上部区域。该竖直结构还包括下部区域中的下部厚度与上部区域中的上部厚度的各自的比值彼此不同的两个电介质层。

公开(公告)号：CN112310110A

公开(公告)日：2021-02-02

申请号：CN202010744122.7

申请日：2020-07-29

Applicant: 三星电子株式会社

Inventor： 金斐悟 ,  金侑瞋 ,  南泌旭 ,  孙荣鲜 ,  安敬源 ,  尹柱美 ,  张祐赈

IPC: H01L27/1157 ,  H01L27/11582 ,  H01L29/792

Abstract: 一种垂直存储器装置包括：沟道，其在衬底上在垂直方向上延伸；电荷存储结构，其在沟道的外侧壁上并且包括在水平方向上顺序地堆叠的隧道绝缘图案、电荷俘获图案和第一阻挡图案；以及在垂直方向上彼此间隔开的栅电极，每一个栅电极围绕电荷存储结构。电荷存储结构包括电荷俘获图案，每一个电荷俘获图案在水平方向上面向栅电极之一。每一个电荷俘获图案的面向隧道绝缘图案的内侧壁在垂直方向上的长度小于其面向第一阻挡图案的外侧壁在垂直方向上的长度。