-
公开(公告)号：CN110581119B
公开(公告)日：2025-04-08
申请号：CN201910479544.3
申请日：2019-06-03
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L21/48
Abstract: 可以提供一种半导体封装，包括：封装衬底；半导体芯片，在封装衬底的第一表面上；连接衬底，在封装衬底上，与半导体芯片间隔开并围绕半导体芯片，连接衬底包括穿透连接衬底的多个导电连接结构；多个第一连接元件，在半导体芯片与封装衬底之间，并且将半导体芯片电连接至封装衬底；多个第二连接元件，在连接衬底与封装衬底之间，并且将连接衬底电连接至封装衬底；模具层，包封半导体芯片和连接衬底；以及上部再分布图案，在模具层和半导体芯片上，并且电连接至多个导电连接结构中的相应导电连接结构。
-
公开(公告)号：CN112447621B
公开(公告)日：2024-11-15
申请号：CN202010595487.8
申请日：2020-06-28
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L25/07 , H01L23/367
Abstract: 提供了一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，在封装基底上；第二半导体芯片，在第一半导体芯片的上表面上；绝缘层，在第一半导体芯片的表面和第二半导体芯片的表面上；散热构件，在绝缘层上，使得散热构件包括处于第一半导体芯片的上表面上的未设置第二半导体芯片的区域以及处于第二半导体芯片的上表面上的区域；模制构件，在封装基底上并且包封第一半导体芯片、第二半导体芯片和散热构件，使得模制构件暴露散热构件的上表面的至少一部分；以及加强构件，在散热构件和模制构件上。
-
公开(公告)号：CN109801885B
公开(公告)日：2023-12-01
申请号：CN201811207296.9
申请日：2018-10-16
Applicant: 三星电子株式会社
IPC: H01L23/367
Abstract: 一种电子设备，包括：电路板；半导体器件封装，安装在电路板上，该半导体器件封装包括连接到电路板的封装衬底，并排地安装在封装衬底上的第一半导体器件和第二半导体器件，以及围绕第一半导体器件的侧壁和第二半导体器件的侧壁的模制件，该模制件不覆盖第一半导体器件的顶表面；以及散热结构，在半导体器件封装上，第一半导体器件的顶表面与散热结构接触。
-
公开(公告)号：CN114093854A
公开(公告)日：2022-02-25
申请号：CN202110899111.0
申请日：2021-08-05
Applicant: 三星电子株式会社
IPC: H01L25/065 , H01L23/31
Abstract: 根据本发明构思的半导体封装包括：第一半导体芯片，配置为包括第一半导体器件、第一半导体衬底、穿透所述第一半导体衬底的多个贯通电极、以及布置在所述第一半导体衬底的上表面上的多个第一芯片连接焊盘；多个第二半导体芯片，依次堆叠在所述第一半导体芯片的上表面上，并且配置为各自包括第二半导体衬底、由所述第一半导体芯片控制的第二半导体器件、以及布置在所述第二半导体衬底的上表面上的多个第二芯片连接焊盘；多条接合线，配置为将所述多个第一芯片连接焊盘连接到所述多个第二芯片连接焊盘；以及多个外部连接端子，附接到所述第一半导体芯片。
-
公开(公告)号：CN112420628A
公开(公告)日：2021-02-26
申请号：CN202010599860.7
申请日：2020-06-28
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/367 , H01L25/07
Abstract: 提供了一种半导体封装件，所述半导体封装件包括：封装基底；第一半导体芯片，设置在封装基底上；至少一个第二半导体芯片，设置在第一半导体芯片的上表面的一个区域上；散热构件，设置在第一半导体芯片的上表面的另一区域和第二半导体芯片的上表面的至少一个区域中，并且具有形成有至少一个沟槽的上表面；以及模制构件，覆盖第一半导体芯片、第二半导体芯片、封装基底的上表面和散热构件的侧表面，并且填充所述至少一个沟槽并同时暴露散热构件的上表面。
-
Patent Agency Ranking
公开(公告)号：CN110875282A
公开(公告)日：2020-03-10
申请号：CN201910480913.0
申请日：2019-06-04
Applicant: 三星电子株式会社
IPC: H01L23/552 , H01L23/367 , H01L25/18
Abstract: 一种半导体封装可包括：第一半导体芯片，位于布线衬底上并电连接到所述布线衬底；中间层，位于所述第一半导体芯片上且覆盖所述第一半导体芯片的整个表面；第二半导体芯片，位于所述中间层上并电连接到所述布线衬底；模制层，位于所述布线衬底上并覆盖所述第一半导体芯片及所述第二半导体芯片，所述模制层包括一个或多个内表面，所述一个或多个内表面界定模制通孔孔洞，所述模制通孔孔洞暴露出所述中间层的表面的一部分；电磁屏蔽层，位于所述模制层的所述一个或多个内表面上，且还位于所述模制层的一个或多个外表面上；以及散热层，位于所述模制通孔孔洞中的所述电磁屏蔽层上，使得所述散热层填充所述模制通孔孔洞。
-
公开(公告)号：CN110581119A
公开(公告)日：2019-12-17
申请号：CN201910479544.3
申请日：2019-06-03
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L21/48
Abstract: 可以提供一种半导体封装，包括：封装衬底；半导体芯片，在封装衬底的第一表面上；连接衬底，在封装衬底上，与半导体芯片间隔开并围绕半导体芯片，连接衬底包括穿透连接衬底的多个导电连接结构；多个第一连接元件，在半导体芯片与封装衬底之间，并且将半导体芯片电连接至封装衬底；多个第二连接元件，在连接衬底与封装衬底之间，并且将连接衬底电连接至封装衬底；模具层，包封半导体芯片和连接衬底；以及上部再分布图案，在模具层和半导体芯片上，并且电连接至多个导电连接结构中的相应导电连接结构。
-
公开(公告)号：CN110299354A
公开(公告)日：2019-10-01
申请号：CN201910046513.9
申请日：2019-01-17
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L23/367 , H01L23/552
Abstract: 半导体封装包括：封装基板；下半导体芯片，在封装基板上；散热构件，在下半导体芯片上，所述散热构件具有水平单元和与水平单元相连的竖直单元；第一半导体芯片堆叠和第二半导体芯片堆叠，在水平单元上；以及模制构件，其围绕所述下半导体芯片、第一半导体芯片堆叠和第二半导体芯片堆叠以及散热构件。竖直单元可以布置在第一半导体芯片堆叠和第二半导体芯片堆叠之间，并且竖直单元的上表面可以在模制构件中暴露。
-
公开(公告)号：CN110299354B
公开(公告)日：2023-10-31
申请号：CN201910046513.9
申请日：2019-01-17
Applicant: 三星电子株式会社
IPC: H01L25/18 , H10B80/00 , H01L23/367 , H01L23/552
Abstract: 半导体封装包括：封装基板；下半导体芯片，在封装基板上；散热构件，在下半导体芯片上，所述散热构件具有水平单元和与水平单元相连的竖直单元；第一半导体芯片堆叠和第二半导体芯片堆叠，在水平单元上；以及模制构件，其围绕所述下半导体芯片、第一半导体芯片堆叠和第二半导体芯片堆叠以及散热构件。竖直单元可以布置在第一半导体芯片堆叠和第二半导体芯片堆叠之间，并且竖直单元的上表面可以在模制构件中暴露。
-
公开(公告)号：CN114520219A
公开(公告)日：2022-05-20
申请号：CN202111118376.9
申请日：2021-09-23
Applicant: 三星电子株式会社
IPC: H01L25/16 , H01L23/31 , H01L23/488 , H01L23/522
Abstract: 提供一种半导体封装，该半导体封装包括第一半导体芯片和与第一半导体芯片接合的第二半导体芯片，第一半导体芯片包括逻辑结构。第一半导体芯片可以包括：在第一半导体衬底的第一表面上并与逻辑结构连接的信号线；在第一半导体衬底的第二表面上的电力输送网络，第二表面与第一表面相对；以及穿通过孔，穿透第一半导体衬底并将电力输送网络连接到逻辑结构。第二半导体芯片可以包括电容器层，所述电容器层在第二半导体衬底上并且与电力输送网络相邻。
-
-
-
-
-
-
-
-
-
Search Results
36
records
(took 0.039 seconds)
