公开(公告)号：CN117651420A

公开(公告)日：2024-03-05

申请号：CN202311085210.0

申请日：2023-08-25

Applicant: 三星电子株式会社

Inventor： 卢英智 ,  禹钟昊 ,  李珉浚

IPC: H10B51/30 ,  H10B51/20

Abstract: 提供了一种半导体器件。该半导体器件包括：衬底；第一层间绝缘层，在衬底上，包括第一互连部；公共源极板，在第一层间绝缘层上；导电层，在公共源极板上沿第一方向延伸；铁电层，在导电层的一个侧壁上；沟道层，在铁电层上；第一导电柱，在沟道层上，穿透公共源极板，并且连接到第一互连部；以及第二导电柱，在沟道层上，在第一方向上与第一导电柱间隔开，并且连接到公共源极板，铁电层和沟道层在公共源极板和第一导电柱之间。

公开(公告)号：CN117440691A

公开(公告)日：2024-01-23

申请号：CN202310474288.5

申请日：2023-04-27

Applicant: 三星电子株式会社

Inventor： 禹钟昊 ,  卢英智 ,  李玟浚

IPC: H10B51/20 ,  H10B51/30

Abstract: 一种三维半导体器件，包括：板状公共源极线；第一字线和第二字线，彼此间隔开以至少部分地限定该第一字线和该第二字线之间的竖直空间；沟道图案，在竖直空间中；铁电层，包括第一部分、第二部分和第三部分，第一部分在沟道图案和第一字线之间，第二部分在沟道图案和第二字线之间，第三部分接触板状公共源极线；位线，在竖直空间中以接触沟道图案，并且在第一水平方向上具有第一宽度；以及源极线，在竖直空间中与位线间隔开以接触沟道图案，在第一水平方向上具有大于第一宽度的第二宽度，并且具有源极线接触部分，该源极线接触部分在板状公共源极线内部。

公开(公告)号：CN118413993A

公开(公告)日：2024-07-30

申请号：CN202311590936.X

申请日：2023-11-27

Applicant: 三星电子株式会社

Inventor： 卢英智 ,  禹钟昊 ,  姜周宪 ,  禹明勋

IPC: H10B41/20 ,  H10B41/35 ,  H10B43/20 ,  H10B43/35

Abstract: 提供了一种半导体装置和电子系统。该半导体装置包括：半导体衬底上的单元阵列结构，该单元阵列结构包括电极结构，该电极结构包括竖直并且交替地堆叠在半导体衬底上的电极和绝缘层；以及穿透电极结构的竖直结构和穿透接触插塞。竖直结构可包括第一内层、第一外层和第一中间层，并且穿透接触插塞可包括第二内层、第二外层和第二中间层。电极可包括掺杂半导体材料，并且第一外层和第二外层可包括相同的材料。第一中间层和第二中间层可包括相同的材料，并且第一内层和第二内层可包括彼此不同的材料。

公开(公告)号：CN114725114A

公开(公告)日：2022-07-08

申请号：CN202111573930.2

申请日：2021-12-21

Applicant: 三星电子株式会社

Inventor： 金东焕 ,  姜信焕 ,  卢英智 ,  朴正桓 ,  千相勋

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11582 ,  G11C11/40 ,  G11C16/04 ,  G11C16/10

Abstract: 公开了三维半导体存储器件和包括其的电子系统。所述三维半导体存储器件包括：衬底，包括单元阵列区域和延伸区域；位于所述衬底上的外围电路结构，包括多个外围晶体管；堆叠结构，包括交替堆叠在所述外围电路结构上的层间电介质层和栅电极；接触，在所述延伸区域上穿透所述堆叠结构并与所述外围晶体管电连接，并包括突出部和竖直部，所述突出部接触所述多个栅电极中的一个栅电极的侧壁，所述竖直部穿透所述堆叠结构；以及电介质图案，介于所述竖直部和所述多个栅电极的相应的侧壁之间。每个所述电介质图案的顶表面和底表面分别与相邻的所述层间电介质层接触。

公开(公告)号：CN118057925A

公开(公告)日：2024-05-21

申请号：CN202311482544.1

申请日：2023-11-08

Applicant: 三星电子株式会社

Inventor： 卢英智 ,  禹钟昊 ,  姜周宪 ,  金劲勋 ,  禹明勋

IPC: H10B41/50 ,  H10B41/35 ,  H10B41/27 ,  H10B41/41 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50

Abstract: 竖直存储器件可以包括：单元堆叠结构，在衬底上，其中，单元堆叠结构包括交替且重复地堆叠的绝缘层图案和栅极图案，并且其中，单元堆叠结构沿平行于衬底的上表面的第一方向延伸，并且其中，单元堆叠区域的在第一方向上的边缘部分设置在第二区域中，并且具有台阶形状的台阶部分；蚀刻停止结构，在单元堆叠结构的台阶部分的栅极图案中的每一个栅极图案的上表面上，其中，蚀刻停止结构包括过渡金属氧化物；绝缘中间层，覆盖单元堆叠结构；以及接触插塞，穿过绝缘中间层和蚀刻停止结构，其中，接触插塞与栅极图案中的每一个栅极图案的上表面接触。

公开(公告)号：CN118055621A

公开(公告)日：2024-05-17

申请号：CN202310854193.6

申请日：2023-07-12

Applicant: 三星电子株式会社

Inventor： 卢英智 ,  禹钟昊 ,  姜周宪 ,  金劲勳 ,  禹明勳

IPC: H10B63/00

Abstract: 公开了一种半导体装置。该半导体装置包括：栅极堆叠结构，包括彼此交替地堆叠的栅极图案和绝缘图案；栅极绝缘层，在栅极堆叠结构的侧壁上；沟道层，被栅极绝缘层围绕；源极线，被沟道层围绕；可变电阻层，被沟道层围绕；以及漏极线，被沟道层围绕。

公开(公告)号：CN116648068A

公开(公告)日：2023-08-25

申请号：CN202310187329.2

申请日：2023-02-21

Applicant: 三星电子株式会社

Inventor： 禹明勋 ,  姜周宪 ,  朴玄睦 ,  禹钟昊 ,  卢寿星 ,  卢英智

IPC: H10B63/00 ,  H10N70/20

Abstract: 公开了一种半导体器件，包括：栅极堆叠结构，包括交替地堆叠的绝缘图案和导电图案；存储沟道结构，延伸穿过栅极堆叠结构；以及位线焊盘，在存储沟道结构上，其中，存储沟道结构包括可变电阻层、围绕可变电阻层的沟道层和围绕沟道层的沟道绝缘层，并且位线焊盘的底表面接触可变电阻层的顶表面、沟道层的顶表面和沟道绝缘层的顶表面。

公开(公告)号：CN115312527A

公开(公告)日：2022-11-08

申请号：CN202210308790.4

申请日：2022-03-25

Applicant: 三星电子株式会社

Inventor： 卢英智 ,  朴正桓 ,  郑光泳 ,  柳孝俊 ,  韩智勋

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L25/18

Abstract: 提供了三维半导体存储器件以及包括该三维半导体存储器件的电子系统。该器件包括：衬底；多个堆叠结构，各自包括交替地且重复地堆叠在衬底上的多个层间介电层和多个栅电极；多个竖直沟道结构，贯穿多个堆叠结构；以及分离结构，沿第一方向在多个堆叠结构之间延伸。分离结构包括：多个第一部分，各自具有沿第三方向延伸的柱形形状；以及多个第二部分，在多个层间介电层之间从多个第一部分的侧壁延伸，并在第一方向上将多个第一部分中的第一部分彼此连接。分离结构在与第一方向相交的第二方向上与竖直沟道结构间隔开。第三方向大体垂直于由第一方向和第二方向形成的平面。