公开(公告)号：CN1825480B

公开(公告)日：2012-07-18

申请号：CN200610009251.1

申请日：2006-02-15

Applicant: 三星电子株式会社

Inventor： 南正植 ,  宋浩圣

IPC: G11C11/409 ,  G11C11/419 ,  G11C7/00

CPC classification number: G11C5/063 ,  G11C7/12 ,  G11C7/22 ,  G11C8/08

Abstract: 一种半导体存储器件可以具有存储单元阵列，在行和列的交叉处置有各个存储单元。半导体存储器件还可以包括至少一个译码器和至少一个延迟控制器。译码器可以选择存储单元的行或列。信号延迟控制器可以基于与所选的行或列相关联的至少一个存储单元的位置和所选存储单元的线负载电容值中的至少一个，控制由至少一个译码器施加到行或列的激活信号的延迟。

公开(公告)号：CN101777387A

公开(公告)日：2010-07-14

申请号：CN200910261962.1

申请日：2005-06-30

Applicant: 三星电子株式会社

Inventor： 南正植 ,  朴祥均 ,  金光贤 ,  文炳植 ,  郑远敞

IPC: G11C29/00

CPC classification number: G11C29/812 ,  G11C29/785 ,  G11C29/787

Abstract: 一种冗余程序电路及其方法。该冗余程序电路包括：具有主熔丝的主熔丝部分，其输出指示主熔丝工作状态的工作使能信号；包括至少一个控制熔丝的至少一个控制熔丝部分，该至少一个控制熔丝部分输出该至少一个控制熔丝的工作状态指示；以及多路复用单元，配置成基于所述工作状态指示和工作使能信号中的至少一个而多路复用解码地址的信号比特。

公开(公告)号：CN1755837A

公开(公告)日：2006-04-05

申请号：CN200510092332.8

申请日：2005-06-30

Applicant: 三星电子株式会社

Inventor： 南正植 ,  朴祥均 ,  金光贤 ,  文炳植 ,  郑远敞

IPC: G11C29/00 ,  G11C7/00

CPC classification number: G11C29/812 ,  G11C29/785 ,  G11C29/787

Abstract: 一种冗余程序电路及其方法。该冗余程序电路包括：具有主熔丝的主熔丝部分，其输出指示主熔丝工作状态的工作使能信号；包括至少一个控制熔丝的至少一个控制熔丝部分，该至少一个控制熔丝部分输出该至少一个控制熔丝的工作状态指示；以及多路复用单元，配置成基于所述工作状态指示和工作使能信号中的至少一个而多路复用解码地址的信号比特。

公开(公告)号：CN1755837B

公开(公告)日：2011-12-21

申请号：CN200510092332.8

申请日：2005-06-30

Applicant: 三星电子株式会社

Inventor： 南正植 ,  朴祥均 ,  金光贤 ,  文炳植 ,  郑远敞

IPC: G11C29/00 ,  G11C7/00

CPC classification number: G11C29/812 ,  G11C29/785 ,  G11C29/787

Abstract: 一种冗余程序电路及其方法。该冗余程序电路包括：具有主熔丝的主熔丝部分，其输出指示主熔丝工作状态的工作使能信号；包括至少一个控制熔丝的至少一个控制熔丝部分，该至少一个控制熔丝部分输出该至少一个控制熔丝的工作状态指示；以及多路复用单元，配置成基于所述工作状态指示和工作使能信号中的至少一个而多路复用解码地址的信号比特。

公开(公告)号：CN1825480A

公开(公告)日：2006-08-30

申请号：CN200610009251.1

申请日：2006-02-15

Applicant: 三星电子株式会社

Inventor： 南正植 ,  宋浩圣

IPC: G11C11/409 ,  G11C11/419 ,  G11C7/00

CPC classification number: G11C5/063 ,  G11C7/12 ,  G11C7/22 ,  G11C8/08

Abstract: 一种半导体存储器件可以具有存储单元阵列，在行和列的交叉处置有各个存储单元。半导体存储器件还可以包括至少一个译码器和至少一个延迟控制器。译码器可以选择存储单元的行或列。信号延迟控制器可以基于与所选的行或列相关联的至少一个存储单元的位置和所选存储单元的线负载电容值中的至少一个，控制由至少一个译码器施加到行或列的激活信号的延迟。