-
公开(公告)号:CN111755054A
公开(公告)日:2020-10-09
申请号:CN202010020778.4
申请日:2020-01-09
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置。该非易失性存储器装置包括:第一存储器块,包括沿与基底垂直的方向堆叠的多个单元晶体管,所述多个单元晶体管与多条地选择线、多条字线和多条串选择线互连;块选择电路,与所述多条地选择线、所述多条字线和所述多条串选择线连接,并响应于块选择信号而将相应的驱动电压分别提供给所述多条地选择线、所述多条字线和所述多条串选择线;以及块未选择电路,仅与所述多条串选择线中的特定串选择线连接,并响应于块未选择信号而将截止电压仅提供给特定串选择线。
-
公开(公告)号:CN118297030A
公开(公告)日:2024-07-05
申请号:CN202311360132.0
申请日:2023-10-19
Applicant: 三星电子株式会社
IPC: G06F30/398 , G06F30/3308 , G06F30/27 , G06N3/092
Abstract: 公开了模拟方法和模拟装置。提供了根据发明构思的模拟方法。发明构思的模拟方法可包括:获得从半导体装置检测到的初始状态变量和初始奖励变量,对智能体进行训练以基于初始状态变量和初始奖励变量输出强化学习模型的第一动作变量;以及基于第一动作变量生成强化学习模型的第一状态变量并生成第一奖励变量,其中,第一奖励变量包括偏斜奖励变量和占空奖励变量,偏斜奖励变量用于奖励在半导体装置中发生的偏斜,占空奖励变量用于奖励从半导体装置输出的输出信号的占空误差率。
-
公开(公告)号:CN116434807A
公开(公告)日:2023-07-14
申请号:CN202310034674.2
申请日:2023-01-10
Applicant: 三星电子株式会社
Abstract: 公开了非易失性存储器装置、非易失性存储器的操作方法和存储装置。该非易失性存储器装置包括:包括多个存储器单元的存储器单元阵列、与多个存储器单元连接的多条位线和多条字线、与多个存储器单元连接的共源极线、包括共源极线噪声控制逻辑电路并被配置为生成包括第一电压和第二电压的多个电压的控制逻辑电路、被配置为接收多个电压并被配置为选择多个电压中的至少一个的电压选择器、以及被配置为接收至少一个选择的电压并被配置为控制共源极线的电压的共源极线驱动器,并且共源极线噪声控制逻辑电路被配置为基于编程信息控制电压选择器,以选择多个电压中的至少一个。
-
公开(公告)号:CN118278334A
公开(公告)日:2024-07-02
申请号:CN202311787984.8
申请日:2023-12-22
Applicant: 三星电子株式会社
IPC: G06F30/3308 , G06F30/337 , G06F30/398 , G06N20/00
Abstract: 公开了一种用于设计电路的方法和系统。基于强化学习设计电路的方法可以包括获得强化学习的状态变量,通过基于状态变量执行模拟获得输出数据,基于输出数据计算强化学习的奖励变量,基于状态变量和奖励变量从代理获得动作变量,基于状态变量、奖励变量和动作变量训练代理,以及基于动作变量更新状态变量,其中,计算奖励变量包括基于状态变量估计电路的变化,以及基于估计的变化计算奖励变量。
-
公开(公告)号:CN117892676A
公开(公告)日:2024-04-16
申请号:CN202311328999.8
申请日:2023-10-13
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/27 , G06N3/0464 , G06N3/08
Abstract: 一种用于校正半导体工艺的目标布局的布局优化系统,包括深度强化学习(DRL)模块、存储指令的存储器和处理器,该处理器被配置为执行指令以:接收目标布局,由DRL模块通过对目标布局应用模拟生成预测布局,由DRL模块基于预测布局生成最优布局,以及基于最优布局对预测布局的至少一个图案应用大小校正。
-
-
-
-