-
公开(公告)号：CN110556156A
公开(公告)日：2019-12-10
申请号：CN201910191825.9
申请日：2019-03-14
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件、存储系统及操作半导体存储器件的方法。半导体存储器件包括存储单元阵列、纠错码(ECC)引擎、刷新控制电路、擦洗控制电路和控制逻辑电路。刷新控制电路响应于从存储控制器接收到的第一命令，生成用于刷新存储单元行上的存储区域的刷新行地址。擦洗控制电路对刷新行地址进行计数，并且每当擦洗控制电路计数了刷新行地址中的N个刷新行地址时，生成用于对存储单元行中的第一存储单元行执行擦洗操作的擦洗地址。ECC引擎从第一存储单元行中的至少一个子页面中读取对应于第一码字的第一数据，校正第一码字中的至少一个错误位，并将校正后的第一码字写回对应的存储位置中。
-
公开(公告)号：CN109785894A
公开(公告)日：2019-05-21
申请号：CN201811351737.2
申请日：2018-11-14
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 本申请提供一种半导体存储器装置、存储器系统和操作半导体存储器装置的方法。所述半导体存储器装置可包括存储器单元阵列、错误校正电路、输入/输出(I/O)门控电路和控制逻辑电路。在第一写操作模式下，所述控制逻辑电路可控制所述I/O门控电路以选择子页，从所述子页读取包括第一子单元数据、第二子单元数据和第一奇偶数据的第一单元数据，以及将所述第一单元数据提供至错误校正电路。所述控制逻辑电路还可控制所述错误校正电路，以对第一单元数据执行错误校正码解码以产生综合数据，基于第一单元数据的一部分产生第二奇偶数据，以及基于写奇偶数据、第二奇偶数据和综合数据产生第三奇偶数据。
-
公开(公告)号：CN109976665A
公开(公告)日：2019-07-05
申请号：CN201811477912.2
申请日：2018-12-05
Applicant: 三星电子株式会社
Inventor： 全仁雨
IPC: G06F3/06
Abstract: 本发明提供了一种存储器件和包括该存储器件的存储模块。存储器件包括：存储单元阵列；第一数据输入/输出引脚，通过第一数据输入/输出引脚输入或输出第一信号，其中第一信号包括要写入存储单元阵列或从存储单元阵列输出的多个第一位；第二数据输入/输出引脚，通过第二数据输入/输出引脚输入或输出第二信号，其中第二信号包括要写入存储单元阵列或从存储单元阵列输出的多个第二位；第一接收器，被配置为通过第一数据输入/输出引脚来接收用于第一信号的第一操作码；第二接收器，被配置为通过第二数据输入/输出引脚来接收用于第二信号的第二操作码；第一模式寄存器，被配置为存储第一操作码；第二模式寄存器，被配置为存储第二操作码。
-
Patent Agency Ranking
公开(公告)号：CN109785894B
公开(公告)日：2024-05-07
申请号：CN201811351737.2
申请日：2018-11-14
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 本申请提供一种半导体存储器装置、存储器系统和操作半导体存储器装置的方法。所述半导体存储器装置可包括存储器单元阵列、错误校正电路、输入/输出(I/O)门控电路和控制逻辑电路。在第一写操作模式下，所述控制逻辑电路可控制所述I/O门控电路以选择子页，从所述子页读取包括第一子单元数据、第二子单元数据和第一奇偶数据的第一单元数据，以及将所述第一单元数据提供至错误校正电路。所述控制逻辑电路还可控制所述错误校正电路，以对第一单元数据执行错误校正码解码以产生综合数据，基于第一单元数据的一部分产生第二奇偶数据，以及基于写奇偶数据、第二奇偶数据和综合数据产生第三奇偶数据。
-
公开(公告)号：CN109524051A
公开(公告)日：2019-03-26
申请号：CN201810588868.6
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 本发明提供了一种被配置为执行并行读取-修改-写入操作的存储器器件，其根据数据掩码选项生成用于从存储器单元阵列读取的第一部分数据和第二部分数据的纠正子，纠正第二部分数据的错误，通过组合第二数据与经纠正的第二部分数据来生成合并的数据，并生成用于合并的数据的内部奇偶校验。存储器器件将第二部分数据设置为二进制值0，通过组合设置为二进制值0的第二部分数据和第二数据来生成第三数据，生成用于第三数据的第三奇偶校验，并基于纠正子、部分奇偶校验和第三奇偶校验来生成用于合并的数据的内部奇偶校验。
-
公开(公告)号：CN110556156B
公开(公告)日：2024-05-24
申请号：CN201910191825.9
申请日：2019-03-14
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件、存储系统及操作半导体存储器件的方法。半导体存储器件包括存储单元阵列、纠错码(ECC)引擎、刷新控制电路、擦洗控制电路和控制逻辑电路。刷新控制电路响应于从存储控制器接收到的第一命令，生成用于刷新存储单元行上的存储区域的刷新行地址。擦洗控制电路对刷新行地址进行计数，并且每当擦洗控制电路计数了刷新行地址中的N个刷新行地址时，生成用于对存储单元行中的第一存储单元行执行擦洗操作的擦洗地址。ECC引擎从第一存储单元行中的至少一个子页面中读取对应于第一码字的第一数据，校正第一码字中的至少一个错误位，并将校正后的第一码字写回对应的存储位置中。
-
公开(公告)号：CN117637808A
公开(公告)日：2024-03-01
申请号：CN202311028875.8
申请日：2023-08-16
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/417 , H01L29/423 , H01L29/78
Abstract: 半导体装置包括：衬底，其包括在第一方向上延伸的有源区域；栅电极层，其与有源区域交叉，并且在第二方向上延伸；多个沟道层，其位于有源区域上，在垂直于衬底的上表面的第三方向上彼此间隔开，从有源区域顺序地设置，并且被栅电极层围绕；栅极间隔件层，其设置在栅电极层在第一方向上的侧表面上；以及源极/漏极区域，其设置在有源区域上，位于栅电极层的侧面上，并且连接到多个沟道层。多个沟道层之中的最上的沟道层包括沟道部分，沟道部分在第一方向上彼此分离，并且设置在栅极间隔件层下方。
-
公开(公告)号：CN109524051B
公开(公告)日：2023-09-19
申请号：CN201810588868.6
申请日：2018-06-08
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 本发明提供了一种被配置为执行并行读取‑修改‑写入操作的存储器器件，其根据数据掩码选项生成用于从存储器单元阵列读取的第一部分数据和第二部分数据的纠正子，纠正第二部分数据的错误，通过组合第二数据与经纠正的第二部分数据来生成合并的数据，并生成用于合并的数据的内部奇偶校验。存储器器件将第二部分数据设置为二进制值0，通过组合设置为二进制值0的第二部分数据和第二数据来生成第三数据，生成用于第三数据的第三奇偶校验，并基于纠正子、部分奇偶校验和第三奇偶校验来生成用于合并的数据的内部奇偶校验。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.026 seconds)
