-
公开(公告)号：CN109104185B
公开(公告)日：2022-06-07
申请号：CN201810644229.7
申请日：2018-06-21
Applicant: 三星电子株式会社
IPC: H03L7/093
Abstract: 本申请提供一种数字锁相环和数字锁相环的操作方法。所述数字锁相环包括数字鉴相器、数字环路滤波器、数字控制振荡器、第一分频器、第二分频器、抖动块和数字相位域滤波器，其中，所述第一分频器基于第一分频值对振荡信号的第二频率进行分频并且输出分频结果作为具有第三频率的分频信号，所述第二分频器基于第二分频值对振荡信号的第二频率进行分频并输出分频结果作为具有最终频率的输出信号，所述抖动块接收所述分频信号并且随着所述分频信号通过的周期基于预置样式对所述第一分频值执行抖动，并且所述数字相位域滤波器在相位域中对所述分频信号执行第二低通滤波并输出所述第二低通滤波的结果作为反馈信号。
-
公开(公告)号：CN116110880A
公开(公告)日：2023-05-12
申请号：CN202211399908.5
申请日：2022-11-09
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/522 , H01L23/535 , H01L27/092
Abstract: 一种集成电路装置包括衬底和衬底上的单位单元。该单位单元包括：单位单元区，其包括至少两个分立器件；布线层，其被配置为将信号和电压路由到所述至少两个分立器件，所述布线层包括在第一方向上延伸的信号线和电压线，并且所述信号线和所述电压线在第二方向上彼此间隔开；以及金属线堆叠体，其包括在所述第一方向上堆叠在所述单位单元区和所述布线层之间的金属线。多个接触过孔件各自被配置为连接信号线、电压线、金属线和至少两个分立器件中的在第三方向上相邻的那些。
-
公开(公告)号：CN110022153B
公开(公告)日：2024-01-26
申请号：CN201811554225.6
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和操作半导体装置的方法。所述半导体装置包括：数字‑时间转换器(TDC)，接收参考频率信号和反馈频率信号，并输出指示参考频率信号与反馈频率信号之间的时间差的第一数字信号；数字环路滤波器(DLF)，输出通过对第一数字信号进行滤波生成的第二数字信号；乘法器电路，输出第三数字信号和最终测试信号中的一个，第三数字信号通过使用乘法系数对第二数字信号执行乘法运算被生成；数控振荡器(DCO)，基于第三数字信号和最终测试信号的中的输出的所述一个来生成具有频率的振荡信号；环路增益校准器(LGC)，接收振荡信号，生成测试信号对，并使用测试信号对确定乘法系数。
-
-
公开(公告)号：CN117856783A
公开(公告)日：2024-04-09
申请号：CN202311124083.0
申请日：2023-09-01
Applicant: 三星电子株式会社
Abstract: 提供了一种锁相环装置及其操作方法。锁相环装置包括：电压控制振荡器，其被配置为产生输出时钟信号；分频器，其被配置为将输出时钟信号分频为具有恒定的相位差的第一相位分频信号和第二相位分频信号；采样相位频率检测器，其被配置为基于第一相位分频信号对采样电压采样并且基于第二相位分频信号输出采样电压、第一电源电压和第二电源电压中的任一个；跨导电路，其被配置为基于保持电压输出转换电流；以及环路滤波器，其被配置为基于转换电流产生电压控制信号并且将电压控制信号输出至电压控制振荡器。
-
Patent Agency Ranking
公开(公告)号：CN115603742A
公开(公告)日：2023-01-13
申请号：CN202210805390.4
申请日：2022-07-08
Applicant: 三星电子株式会社(KR)
Abstract: 公开了一种锁频环(FLL)逻辑电路、一种振荡系统以及一种FLL逻辑电路的操作方法。该FLL逻辑电路包括：有效性信号发生器，其被配置为接收外部时钟信号并确定外部时钟信号中是否出现毛刺；时钟分频器，其被配置为基于外部时钟信号和有效性信号发生器的确定结果来生成参考频率时钟信号；同步器，其被配置为将振荡器时钟信号的相位与参考频率时钟信号的相位进行同步；时钟计数器，其被配置为在参考时间期间对振荡器时钟信号的脉冲数进行计数；以及码限制器，其被配置为基于所计数的脉冲数来确定用于校准振荡器时钟信号的操作频率的频率选择值的范围。
-
公开(公告)号：CN109150174B
公开(公告)日：2021-12-21
申请号：CN201810629742.9
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H03L7/107
Abstract: 一种数字锁相环电路包括相位频率检测器、带宽校准器、数字环路滤波器和数字控制振荡器。相位频率检测器产生第一检测值和第二检测值，第一检测值和第二检测值中的每一个与参考信号的相位与反馈信号的相位之间的顺序相关联。带宽校准器将第二检测值的信号电平放大增益值以产生放大的检测值，并且基于第一检测值来调整增益值。数字环路滤波器基于放大的检测值来产生数字码。数字控制振荡器产生具有对应于数字码的频率的输出信号。反馈信号基于输出信号产生并被反馈到相位频率检测器。
-
公开(公告)号：CN110022153A
公开(公告)日：2019-07-16
申请号：CN201811554225.6
申请日：2018-12-19
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置和操作半导体装置的方法。所述半导体装置包括：数字-时间转换器(TDC)，接收参考频率信号和反馈频率信号，并输出指示参考频率信号与反馈频率信号之间的时间差的第一数字信号；数字环路滤波器(DLF)，输出通过对第一数字信号进行滤波生成的第二数字信号；乘法器电路，输出第三数字信号和最终测试信号中的一个，第三数字信号通过使用乘法系数对第二数字信号执行乘法运算被生成；数控振荡器(DCO)，基于第三数字信号和最终测试信号的中的输出的所述一个来生成具有频率的振荡信号；环路增益校准器(LGC)，接收振荡信号，生成测试信号对，并使用测试信号对确定乘法系数。
-
公开(公告)号：CN109150174A
公开(公告)日：2019-01-04
申请号：CN201810629742.9
申请日：2018-06-19
Applicant: 三星电子株式会社
IPC: H03L7/107
CPC classification number: H03L7/1072 , H03L7/087 , H03L7/089 , H03L7/091 , H03L7/093 , H03L7/0992 , H03L7/1075 , H03L7/18 , H03L7/199 , H03L2207/50
Abstract: 一种数字锁相环电路包括相位频率检测器、带宽校准器、数字环路滤波器和数字控制振荡器。相位频率检测器产生第一检测值和第二检测值，第一检测值和第二检测值中的每一个与参考信号的相位与反馈信号的相位之间的顺序相关联。带宽校准器将第二检测值的信号电平放大增益值以产生放大的检测值，并且基于第一检测值来调整增益值。数字环路滤波器基于放大的检测值来产生数字码。数字控制振荡器产生具有对应于数字码的频率的输出信号。反馈信号基于输出信号产生并被反馈到相位频率检测器。
-
公开(公告)号：CN109104185A
公开(公告)日：2018-12-28
申请号：CN201810644229.7
申请日：2018-06-21
Applicant: 三星电子株式会社
IPC: H03L7/093
Abstract: 本申请提供一种数字锁相环和数字锁相环的操作方法。所述数字锁相环包括数字鉴相器、数字环路滤波器、数字控制振荡器、第一分频器、第二分频器、抖动块和数字相位域滤波器，其中，所述第一分频器基于第一分频值对振荡信号的第二频率进行分频并且输出分频结果作为具有第三频率的分频信号，所述第二分频器基于第二分频值对振荡信号的第二频率进行分频并输出分频结果作为具有最终频率的输出信号，所述抖动块接收所述分频信号并且随着所述分频信号通过的周期基于预置样式对所述第一分频值执行抖动，并且所述数字相位域滤波器在相位域中对所述分频信号执行第二低通滤波并输出所述第二低通滤波的结果作为反馈信号。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.032 seconds)
