Patent search ap:("三星电子株式会社(KR)") AND inv:"俞元植" Page 1

1.

发明公开
锁频环逻辑电路、振荡系统及振荡系统的操作方法审中-实审

公开(公告)号：CN115603742A

公开(公告)日：2023-01-13

申请号：CN202210805390.4

申请日：2022-07-08

Applicant: 三星电子株式会社(KR)

Inventor： 李周盛 , 金友石 , 俞元植 , 郑灿永

IPC: H03L7/099 , H03L7/18

Abstract: 公开了一种锁频环(FLL)逻辑电路、一种振荡系统以及一种FLL逻辑电路的操作方法。该FLL逻辑电路包括：有效性信号发生器，其被配置为接收外部时钟信号并确定外部时钟信号中是否出现毛刺；时钟分频器，其被配置为基于外部时钟信号和有效性信号发生器的确定结果来生成参考频率时钟信号；同步器，其被配置为将振荡器时钟信号的相位与参考频率时钟信号的相位进行同步；时钟计数器，其被配置为在参考时间期间对振荡器时钟信号的脉冲数进行计数；以及码限制器，其被配置为基于所计数的脉冲数来确定用于校准振荡器时钟信号的操作频率的频率选择值的范围。

Patent Agency Ranking