半导体装置和操作半导体装置的方法

    公开(公告)号:CN110022153B

    公开(公告)日:2024-01-26

    申请号:CN201811554225.6

    申请日:2018-12-19

    Abstract: 公开了一种半导体装置和操作半导体装置的方法。所述半导体装置包括:数字‑时间转换器(TDC),接收参考频率信号和反馈频率信号,并输出指示参考频率信号与反馈频率信号之间的时间差的第一数字信号;数字环路滤波器(DLF),输出通过对第一数字信号进行滤波生成的第二数字信号;乘法器电路,输出第三数字信号和最终测试信号中的一个,第三数字信号通过使用乘法系数对第二数字信号执行乘法运算被生成;数控振荡器(DCO),基于第三数字信号和最终测试信号的中的输出的所述一个来生成具有频率的振荡信号;环路增益校准器(LGC),接收振荡信号,生成测试信号对,并使用测试信号对确定乘法系数。

    锁相环的监测电路及其操作方法
    2.
    发明公开

    公开(公告)号:CN115833826A

    公开(公告)日:2023-03-21

    申请号:CN202211109084.3

    申请日:2022-09-13

    Abstract: 提供锁相环的监测电路及其操作方法。一种针对高频信号的监测电路包括:锁相环,被配置为基于多个分频器针对输入信号生成分频出的输出信号;多个分频监测电路,被配置为:接收与所述多个分频器分别对应的分频输入信号和分频输出信号,并且输出分频错误信号;以及抖动监测电路,被配置为输出抖动错误信号。

    包括锁相环电路的集成电路

    公开(公告)号:CN110719103B

    公开(公告)日:2024-07-23

    申请号:CN201910202049.8

    申请日:2019-03-15

    Abstract: 一种锁相环电路包括:压控振荡器,被配置为基于控制电压输出具有预定频率的时钟信号;相位频率检测器,被配置为将时钟信号与参考信号进行比较以输出第一控制信号和第二控制信号;电荷泵,被配置为基于第一控制信号和第二控制信号输出控制电压;电压源,包括通过传输开关连接到电荷泵的输出端子的输出端子;以及泄漏去除器电路,连接到传输开关并且被配置为在该传输开关断开时去除流过该传输开关的泄漏电流。

    数字锁相环和数字锁相环的操作方法

    公开(公告)号:CN109104185B

    公开(公告)日:2022-06-07

    申请号:CN201810644229.7

    申请日:2018-06-21

    Abstract: 本申请提供一种数字锁相环和数字锁相环的操作方法。所述数字锁相环包括数字鉴相器、数字环路滤波器、数字控制振荡器、第一分频器、第二分频器、抖动块和数字相位域滤波器,其中,所述第一分频器基于第一分频值对振荡信号的第二频率进行分频并且输出分频结果作为具有第三频率的分频信号,所述第二分频器基于第二分频值对振荡信号的第二频率进行分频并输出分频结果作为具有最终频率的输出信号,所述抖动块接收所述分频信号并且随着所述分频信号通过的周期基于预置样式对所述第一分频值执行抖动,并且所述数字相位域滤波器在相位域中对所述分频信号执行第二低通滤波并输出所述第二低通滤波的结果作为反馈信号。

    测量时钟抖动的方法、时钟抖动测量电路和半导体装置

    公开(公告)号:CN109387776B

    公开(公告)日:2021-04-13

    申请号:CN201810864011.2

    申请日:2018-08-01

    Abstract: 提供了一种测量时钟抖动的方法、一种时钟抖动测量电路和一种半导体装置。所述时钟抖动测量电路包括:内部信号发生器,被配置为生成均与由时钟抖动测量电路接收的输入时钟信号同步的单脉冲信号和内部时钟信号;多个边沿延迟单元,彼此串联连接并且被配置为生成分别与通过延迟所述内部时钟信号的边沿而获得的多个延迟边沿相对应的多个边沿检测信号;多个锁存电路,被配置为将所述单脉冲信号与所述多个边沿检测信号同步地锁存,并输出多个采样信号;以及计数子电路,被配置为对多个采样信号中的激活的采样信号的数目进行计数,并且基于激活的采样信号的计数数目来输出计数值。

    时钟抖动测量电路和方法及包括该电路的半导体装置

    公开(公告)号:CN107589367B

    公开(公告)日:2020-05-29

    申请号:CN201710276975.0

    申请日:2017-04-25

    Abstract: 本申请公开了用于测量时钟抖动的电路和测量时钟抖动的方法和包括用于测量时钟抖动的电路的种半导体装置。所述用于测量时钟抖动的电路包括:内部信号发生器,其构造为产生分别与输入时钟信号同步的内部时钟信号和单脉冲信号;彼此串联连接的多个延迟单元,其构造为产生各自的延迟后时钟信号;多个锁存电路,其构造为与各个延迟后时钟信号同步地锁存单脉冲信号,并且输出各个采样信号;以及计数子电路,其构造为输出通过对所述各个采样信号的有效采样信号的数量进行计数而产生的计数值。

    包括锁相环电路的集成电路

    公开(公告)号:CN110719103A

    公开(公告)日:2020-01-21

    申请号:CN201910202049.8

    申请日:2019-03-15

    Abstract: 一种锁相环电路包括:压控振荡器,被配置为基于控制电压输出具有预定频率的时钟信号;相位频率检测器,被配置为将时钟信号与参考信号进行比较以输出第一控制信号和第二控制信号;电荷泵,被配置为基于第一控制信号和第二控制信号输出控制电压;电压源,包括通过传输开关连接到电荷泵的输出端子的输出端子;以及泄漏去除器电路,连接到传输开关并且被配置为在该传输开关断开时去除流过该传输开关的泄漏电流。

    时钟倍频器和使时钟倍频的方法

    公开(公告)号:CN101127526B

    公开(公告)日:2012-07-04

    申请号:CN200710141617.5

    申请日:2007-08-17

    Inventor: 金友石

    CPC classification number: H03L7/0812 H03L7/0891 H03L7/18

    Abstract: 一种用于将输入时钟乘以N的时钟倍频器,包括相位/频率检测器、时钟选择器以及压控延迟线。所述相位/频率检测器根据输入时钟和用于表示通过将输入时钟延迟N次而生成的信号的计数信号之间的频率/相位差生成第一控制信号和第二控制信号。所述时钟选择器基于所述输入时钟和计数信号选择输入时钟和反馈时钟中的一个。所述压控延迟线根据基于所述第一控制信号和所述第二控制信号生成的控制电压调整所选信号的延迟时间,并且基于所调整的信号输出反馈时钟。当倍频比率增加时,所述时钟倍频器不累积输入时钟和输出时钟之间的频率/相位差而运行。

    具有电流镜和负反馈电路的数字控制振荡器

    公开(公告)号:CN110719101B

    公开(公告)日:2024-07-16

    申请号:CN201910119655.3

    申请日:2019-02-18

    Abstract: 一种数字控制振荡器(DCO)包括电流镜,所述电流镜被配置为在其第一输出端生成参考电流、以及在其第二输出端生成与所述参考电流的大小成比例的大小的供电电流。提供振荡电路,其响应于其输入节点处的供电电流。该振荡电路生成周期性输出信号,所述周期性输出信号具有响应于供电电流的大小的变化而变化的频率。提供可变电阻电路,其响应于第一控制信号,所述第一控制信号的大小影响在其接收所述参考电流的第一节点与其第二节点之间提供的电阻值。提供负反馈电路,其具有分别电耦合到电流镜的第一输出端和可变电阻电路的第一节点的第一载流端和第二载流端,以及电耦合到所述振荡电路的输入节点的控制端。

    集成电路装置和包括该集成电路装置的电子装置

    公开(公告)号:CN116110880A

    公开(公告)日:2023-05-12

    申请号:CN202211399908.5

    申请日:2022-11-09

    Abstract: 一种集成电路装置包括衬底和衬底上的单位单元。该单位单元包括:单位单元区,其包括至少两个分立器件;布线层,其被配置为将信号和电压路由到所述至少两个分立器件,所述布线层包括在第一方向上延伸的信号线和电压线,并且所述信号线和所述电压线在第二方向上彼此间隔开;以及金属线堆叠体,其包括在所述第一方向上堆叠在所述单位单元区和所述布线层之间的金属线。多个接触过孔件各自被配置为连接信号线、电压线、金属线和至少两个分立器件中的在第三方向上相邻的那些。

Patent Agency Ranking