公开(公告)号：CN115706023A

公开(公告)日：2023-02-17

申请号：CN202210792199.0

申请日：2022-07-05

Applicant: 三星电子株式会社

Inventor： 韩昌虎 ,  任美贞 ,  金允哲 ,  吴光焄

IPC: H01L21/66

Abstract: 一种集成电路包括垂直堆叠在衬底上的第一金属层至第n金属层以及根据所述第一金属层至所述第n金属层中的每一者的特性来输出测试结果信号的测试电路。所述测试电路包括用于生成多个时钟信号的第一测试电路至第n测试电路。所述多个时钟信号中的每个时钟信号具有根据所述第一金属层至所述第n金属层当中的对应的金属层的特性的频率，并且n是自然数。

公开(公告)号：CN118940706A

公开(公告)日：2024-11-12

申请号：CN202410079779.4

申请日：2024-01-19

Applicant: 三星电子株式会社

Inventor： 金基玉 ,  洪勈轸 ,  任美贞

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/396 ,  G06F30/398 ,  G06F30/367 ,  G06F30/3312 ,  G06F30/3315 ,  G06F119/14

Abstract: 提供了一种设计集成电路的方法和系统。示例实施例提供了一种集成电路的设计方法，所述设计方法包括：布置贯穿过孔；基于根据距贯穿过孔的距离的饱和电流变化率来确定贯穿过孔周围的隔离区；布置标准单元；确定所述单元之中的布置在隔离区内的单元；以及基于从贯穿过孔到单元的距离来设置时序裕度。