公开(公告)号：CN101743626B

公开(公告)日：2013-01-30

申请号：CN200880022217.5

申请日：2008-06-26

Applicant: 桑迪士克公司

Inventor： 史蒂文·J·雷迪根 ,  迈克尔·W·科恩韦基

IPC: H01L21/331 ,  H01L21/82 ,  H01L29/76

CPC classification number: H01L27/1021 ,  H01L23/5252 ,  H01L27/0688 ,  H01L29/8615 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种用于制造3-D单片存储装置的方法。非晶碳上的氮氧化硅(SixOyNz)用作有效的、容易去除的、对硅、氧化物和钨具有高选择性的硬掩模。氮氧化硅层使用光致抗蚀剂蚀刻，所得经蚀刻的SixOyNz层用于蚀刻非晶碳层。硅、氧化物和/或钨层使用非晶碳层蚀刻。在一个实施中，3-D单片存储装置的导电轨通过使用图案化的非晶碳层作为硬掩模蚀刻诸如二氧化硅(SiO2)的氧化物层而形成。存储单元二极管通过使用另外的图案化的非晶碳层作为硬掩模蚀刻多晶硅层而形成，为置于导电轨间的多晶硅的柱状物。类似地形成导电轨和存储单元二极管的附加层级，从而构建3-D单片存储装置。

公开(公告)号：CN102272853A

公开(公告)日：2011-12-07

申请号：CN200980153404.1

申请日：2009-12-16

Applicant: 桑迪士克公司

Inventor： R-A·瑟尼

IPC: G11C16/26

CPC classification number: G11C16/26

Abstract: 在字线WLn上的一页非易失性多电平存储元件并行地被感测，同时补偿来自在相邻字线WLn+1上的相邻页的干扰。首先，在WLn+1上的存储元件的已编程阈值在时域中被感测，且被编码为时间标记器。这通过随时间增加的扫描感测电压来实现。存储元件的时间标记器指示该存储元件开始导电的时间或等同地扫描感测电压何时达到存储元件的阈值。其次，在WLn上的页被感测的同时，与偏移量电平相同的扫描电压被施加到WLn+1作为补偿。具体地，将在由WLn+1上的相邻存储元件的时间标记符指示的时间，当偏移量扫描电压在WLn+1上呈现适当的补偿偏压电压时的时间，感测在WLn上的存储元件。

公开(公告)号：CN102216998A

公开(公告)日：2011-10-12

申请号：CN200980145412.1

申请日：2009-11-04

Applicant: 桑迪士克公司

Inventor： 法布里斯.乔甘德库洛姆 ,  罗伯特.常 ,  袁珀 ,  严梅 ,  刘宪军

IPC: G11C16/22 ,  G06F12/14 ,  G06F21/00 ,  G11C7/24

CPC classification number: G11C16/22 ,  G06F13/4243 ,  G06F21/6218

Abstract: 公开了控制对非易失性存储器的数据访问的方法。该方法包括：将数据文件存储在非易失性存储器中。所述非易失性存储器包括可由多个地址范围寻址的存储器阵列，该多个地址范围中的一个或多个对应于存储器阵列的受保护部分，并且该多个地址范围中的一个或多个对应于存储器阵列的不受保护部分。该方法还包括：向主机设备传送关于所述存储器阵列的受保护部分的存储器请求被拒绝的指示。该指示被传送用于指令主机设备避免超时。

公开(公告)号：CN102177554A

公开(公告)日：2011-09-07

申请号：CN200980139823.X

申请日：2009-07-17

Applicant: 桑迪士克公司

Inventor： 迪潘舒.达塔 ,  杰弗里.W.卢茨 ,  董颖达 ,  亨利.钦 ,  石垣达

IPC: G11C11/56 ,  G11C16/24

CPC classification number: G11C11/5642 ,  G11C16/0483 ,  G11C16/24 ,  G11C16/3418

Abstract: 本发明涉及通过调整施加到相邻的位线的电压来补偿与在相邻的位线上的存储元件的电容性耦合。进行初始的粗糙读来确知位线-相邻的存储元件的数据状态，且在随后的精细读期间，基于确知的状态和施加到所选字线的当前控制栅极读电压来设置位线电压。当当前控制栅极读电压对应于比相邻的存储元件的确知的状态更低的数据状态时，使用补偿的位线电压。还可以通过向相邻的字线施加不同的读通过电压，并使用基于字线相邻的存储元件的数据状态而识别的具体读通过电压来获得读的数据来提供与相邻的字线上的存储元件的耦合的补偿。

公开(公告)号：CN102089765A

公开(公告)日：2011-06-08

申请号：CN200980127311.1

申请日：2009-04-30

Applicant: 桑迪士克公司

Inventor： 严梅 ,  杨介豪 ,  巴曼.卡瓦米 ,  法西德.萨比特-沙吉 ,  帕特里夏.德怀尔 ,  袁珀

IPC: G06F21/00

CPC classification number: G06F21/79 ,  G06F21/6281

Abstract: 在主机设备上安装用于外围设备的代码集合。代码集合用于控制从主机设备对外围设备的访问。代码集合还包含可以由主机设备上的软件实体用来访问外围设备的一个或多个代码子集。主机设备上的软件实体必须通过在主机设备上安装的代码集合成功验证。一旦软件实体被成功验证，代码集合就将提供对特定用于软件实体的一个或多个代码子集的访问。一个或多个代码子集可以由软件实体用来访问外围设备。

公开(公告)号：CN101971152A

公开(公告)日：2011-02-09

申请号：CN200980109193.1

申请日：2009-01-29

Applicant: 桑迪士克公司

Inventor： 卡·I·扬 ,  史蒂文·斯普劳斯 ,  达瓦尔·帕里克 ,  内森·拉帕波特

IPC: G06F13/10 ,  G06F12/00 ,  G06F15/00 ,  G06F9/06

CPC classification number: G06F13/385

Abstract: 一种非易失性存储器件具有使用不同的协议提供对非易失性存储器的外部访问的第一和第二控制器。响应于来自所述第一控制器的请求，第二控制器从所述非易失性存储器提取器件参数，并将所提取的参数提供给所述第一控制器。在一个实施例中，器件参数是USB描述符，其可以包括厂商ID、产品ID、产品串和/或序列号。所述第一控制器可以是通用串行总线(USB)读卡器控制器。所述第二控制器的例子包括安全数字(SD)控制器、致密闪存(CF)控制器、记忆棒控制器或者能够提供对非易失性存储器的外部访问的不同类型的控制器。第一控制器在所述非易失性存储器件的枚举期间将所述器件参数提供给主机。所述器件参数可以用于建立第一控制器的设置。

公开(公告)号：CN101903955A

公开(公告)日：2010-12-01

申请号：CN200880122165.9

申请日：2008-12-12

Applicant: 桑迪士克公司

Inventor： 达纳·李 ,  尼马·莫克莱西 ,  迪帕克·C·塞卡

IPC: G11C16/30

CPC classification number: G11C16/30

Abstract: 给出了用于应对作为由非易失性存储器的读/写电路的地环路中的非零电阻引入的误差的可能的源极线偏压的技术。该误差由当电流流动时在到芯片的地的源极路径的电阻两端的电压降引起。为此目的，存储器器件包括源极电势调整电路，该源极电势调整电路包括具有连接到参考电压的第一输入并具有被连接为反馈环路的第二输入的有源电路元件，该反馈环路可连接到集体节点，结构块的存储器单元使得其电流从该集体节点流到地。变型包括可连接在集体节点和地之间的非线性电阻元件。

公开(公告)号：CN101796591A

公开(公告)日：2010-08-04

申请号：CN200880105358.3

申请日：2008-07-02

Applicant: 桑迪士克公司

Inventor： 李世俊

IPC: G11C16/34 ,  G11C11/56

CPC classification number: G11C16/3454 ,  G11C11/5621 ,  G11C16/3459

Abstract: 提供非易失性存储器的粗略/精细编程，其中，存储器单元在到达其意图的状态的粗略验证电平之前的第一级编程中编程，且在到达粗略验证电平之后但在到达其意图的状态的最终验证电平之前的第二级编程中编程。与较小的存储器单元相关的大的子阈值摆动因子可以影响感测操作的准确性，尤其是当在粗略验证电平处感测之后在精细验证电平处感测、而在不同的感测之间不对位线进行预充电时。当在粗略验证电平和最终验证电平处感测时使用不同的参考电势。在这些参考电势之间的差异可以补偿在粗略电平感测期间位线的任何放电。

公开(公告)号：CN101779250A

公开(公告)日：2010-07-14

申请号：CN200880100547.1

申请日：2008-06-18

Applicant: 桑迪士克公司

Inventor： 方家荣 ,  万钧

IPC: G11C16/34 ,  G11C16/10

CPC classification number: G11C11/5628 ,  G11C16/10 ,  G11C16/3454 ,  G11C16/3459 ,  G11C2211/5621

Abstract: 为了编程一组非易失性存储元件，将一组编程脉冲施加到非易失性存储元件的控制栅极(或其他端)。编程脉冲具有恒定的脉冲宽度和增大的幅度，直到达到最大电压。在该点处，编程脉冲的幅度停止增大，并且以在验证操作之间提供编程信号的改变的时间持续期的方式来施加编程脉冲。在一个实施例中，例如，在脉冲达到最大幅度之后，增大脉冲宽度。在另一实施例中，在脉冲达到最大幅度之后，在验证操作之间施加多个编程脉冲。

公开(公告)号：CN101779249A

公开(公告)日：2010-07-14

申请号：CN200880025636.4

申请日：2008-06-06

Applicant: 桑迪士克公司

Inventor： 洛克·涂 ,  陈健 ,  亚历克斯·马克 ,  郭天辰 ,  法姆·朗

IPC: G11C16/34 ,  G11C16/10 ,  G11C16/08

CPC classification number: G11C29/88 ,  G11C5/04 ,  G11C16/04 ,  G11C29/76 ,  G11C29/886

Abstract: 存储器晶片提供有用于在封装之后允许禁止特定存储器晶片的可编程芯片使能电路，和/或用于在封装之后允许重新编址特定存储器晶片的可编程芯片地址电路。在多芯片存储器封装中，可以通过覆盖从控制器和主机设备接收的主芯片使能信号的可编程电路来把在封装级测试中不合格的存储器晶片从存储器封装中隔离和禁止。为了提供连续的地址范围，可以使用另一可编程电路来重新编址一个或多个无缺陷的存储器晶片，以取代由焊盘连接提供的唯一的芯片地址。在封装之后，还可以独立于检测不合格的存储器晶片来重新编址存储器晶片。