一种大功率电源装置
    2.
    发明公开

    公开(公告)号:CN109152124A

    公开(公告)日:2019-01-04

    申请号:CN201710498680.8

    申请日:2017-06-27

    Inventor: 沈立

    Abstract: 本发明提供了一种适用于大功率电源装置,此装置同时驱动多路模组。前级功率因数校正模块,可提供系统功率因数;中间PWM模块,可实现输入输出之间的电气隔离,后级多路模组保证了每路均能够恒流,且各路输出之间互不干扰。

    双扩散金属氧化物半导体场效应管结构及其制造方法

    公开(公告)号:CN109148579A

    公开(公告)日:2019-01-04

    申请号:CN201710500576.8

    申请日:2017-06-27

    Inventor: 陆宇

    CPC classification number: H01L29/7816 H01L29/0619 H01L29/66681

    Abstract: 本发明提供了一种双扩散金属氧化物半导体场效应管结构及其制造方法,以提高击穿电压,并且同时以降低导通电阻,其中该双扩散金属氧化物半导体场效应管(LDMOS)结构,包括漂移区及位于漂移区中的P‑top区,该漂移区的浓度呈阶梯非均匀渐变掺杂,可以是水平方向阶梯分布,也可以是垂直方向阶梯分布,在阶梯分布的漂移区中加入P‑top区,该P‑top区的粒子注入面轮廓线可呈凸起状,有尖端结构。漂移区浓度阶梯分布可以降低导通电阻,同时,这种浓度阶梯状分布形式与P‑top层的同时作用可以大大提高击穿电压。

    电子封装的电、热特性协同设计方法

    公开(公告)号:CN109145330A

    公开(公告)日:2019-01-04

    申请号:CN201710499571.8

    申请日:2017-06-27

    Inventor: 李高林

    Abstract: 本发明公开了一种集成电路封装的电、热特性协同设计方法与流程。其特征在于在设计阶段充分考虑封装设计的热、电学特性对集成电路性能的影响,同时与核心的集成电路设计进行协同优化,可以根据成本和实现复杂度等因素从封装设计和电路设计两方面优化系统性能,提高封装设计的灵活性。设计方法及流程主要包括封装的物理设计,电学参数提取,热学参数提取,集成电路设计,考虑封装和集成电路的混合模式仿真,输出满足设计要求的集成电路设计及封装的物理设计。

    一种发光二极管漏电流测试方法及系统

    公开(公告)号:CN109143011A

    公开(公告)日:2019-01-04

    申请号:CN201710492075.X

    申请日:2017-06-27

    Inventor: 陆宇

    CPC classification number: G01R31/2635 G01R19/0092 G01R31/129

    Abstract: 本发明公开了可以实现温控的集LED漏电流与抗静电能力测试于一体的检测方案。本发明采用TLP测试系统测量漏电流,并引入恒温鼓风干燥箱控制箱实现温控调节,同时消除了空气中的湿度可能对静电测试结果的影响。采用本发明所述方法,既能利用TLP模型测量各个温度下通过LED的漏电流,反映出LED芯片的质量高低,又可以产生幅度连续可调的矩形短脉冲进行LED芯片的抗静电能力检测,说明器件存在的一些潜在失效机理。

    用于IGBT大功率器件放电测试的信号发生电路

    公开(公告)号:CN109142817A

    公开(公告)日:2019-01-04

    申请号:CN201710498679.5

    申请日:2017-06-27

    Inventor: 陆宇

    CPC classification number: G01R1/28

    Abstract: 本发明提出一种用于ESD测试的人体放电模型(HBM)信号发生电路,以提高产生激励波形的质量。该结构包括:直流高压电源、继电器、高压滤波器、电阻电容、外接测试设备组成。直流高压电源串接一个限流电阻,再接继电器,继电器一端接电容器,电容器接地构成回路,一端接1.5KΩ电阻,再接测试设备,最后接地构成回路。本专利提出的HBM信号发生电路是在传统的HBM测试电路中添加高压滤波器。用来减小HBM测试机台产生的激励波形存在杂波的幅度,或激励波形产生畸变的情况,使产生的激励失真波形更加平滑,与标准的激励波形更加符合,更加准确的给出ESD测试结果。

    一种具有大功率高压器件模块结构

    公开(公告)号:CN109980006A

    公开(公告)日:2019-07-05

    申请号:CN201711452893.3

    申请日:2017-12-28

    Abstract: 本发明公开了一种具有双面界面掺杂浓度线性增加结构SOI高压器件。该结构在SOI器件介质层上下界面分别注入高浓度N+和高浓度P+,从源端到漏端,N+和P+浓度线性连续增大。器件外加高压时,纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面,同时在下界面积累感应电子。引入的界面电荷对介质层电场(E,)产生附加增强场(△E,),使介质层承受更高耐压,同时对顶层硅电场(ES)产生附加削弱场(△艮),避免在硅层提前击穿,从而有效提高器件的击穿电N(BV)。详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响,在5μm介质层、1μm顶层硅上仿真获得825V高耐压,较常规结构提高284.4%,其中,附加场△E,和AEs分别达到725.5V/tm和34V/um。

Patent Agency Ranking