-
公开(公告)号：CN109977440A
公开(公告)日：2019-07-05
申请号：CN201711456525.6
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明提供了大尺寸匹配晶体管参数化模块单元，以提高绘制版图的效率，改善版图的稳定性，其中所述的带参数的大尺寸匹配晶体管模块单元，由两个固定匹配连接关系的晶体管组成。所述模块单元可以随时调整它的栅面积，根据实际版图允许面积，优化匹配精确度。所述模块单元，采用完全的共质心版图结构，提高版图紧凑性。
-
公开(公告)号：CN109980006A
公开(公告)日：2019-07-05
申请号：CN201711452893.3
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
Abstract: 本发明公开了一种具有双面界面掺杂浓度线性增加结构SOI高压器件。该结构在SOI器件介质层上下界面分别注入高浓度N+和高浓度P+,从源端到漏端，N+和P+浓度线性连续增大。器件外加高压时，纵向电场所形成的反型电荷将被未耗尽n+区内高浓度的电离施主束缚在介质层上界面，同时在下界面积累感应电子。引入的界面电荷对介质层电场(E，)产生附加增强场(△E，)，使介质层承受更高耐压，同时对顶层硅电场(ES)产生附加削弱场(△艮)，避免在硅层提前击穿，从而有效提高器件的击穿电N(BV)。详细研究DCI SOI工作机理及相关结构参数对击穿电压的影响，在5μm介质层、1μm顶层硅上仿真获得825V高耐压，较常规结构提高284.4％，其中，附加场△E，和AEs分别达到725.5V/tm和34V/um。
-
公开(公告)号：CN109979893A
公开(公告)日：2019-07-05
申请号：CN201711455436.X
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L21/762
Abstract: 一种用于减小自加热效应的SOI高压结构，本发明公开了该结构的原理示意图及其制造方法，以减弱SOI高压结构中埋层存在的自加热效应。其中该结构，包括通常的传统的SOI高压结构以及由新材料以不同于传统埋层结构的新型埋层。该材料在不影响或者少量影响器件其他原有属性的情况下，明显降低了自加热效应。该专利包括这种新型结构的材料、结构以及制备方法。
-
公开(公告)号：CN109979874A
公开(公告)日：2019-07-05
申请号：CN201711452955.0
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: H01L21/762 , H01L23/373
Abstract: 本发明公开了半导体SOI高压器件结构及其制造方法，以改善其散热性能。其中该散热性能较好的SOI器件结构，包括改变高压SOI器件场氧化层所用材料，利用不同材料的热导率及介电常数差异，在不改变器件尺寸且不对SOI三层结构部分做改动的条件下，可以有效改善SOI高压器件散热性能。
-
公开(公告)号：CN109977439A
公开(公告)日：2019-07-05
申请号：CN201711454488.5
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: G06F17/50
Abstract: 本发明提供了一种多个晶体管模块单元测试结构的自动化布局布线，以减小版图的面积，提高绘制测试结构版图的效率，改善结构的稳定性，其中所述的引入参数的晶体管模块单元，是由若干个晶体管组成测试结构。所述模块单元提供控制晶体管个数、栅长、栅宽、叉指数等四组参数，修改所述的四组参数，可以调整晶体管的数量和尺寸，模块内部将自动做出相应调整，仍然保持匹配连接关系。所述模块单元中，引出四条金属线，供模块单元与衬垫(PAD)连接。所述测试结构，可以随时调整它的衬垫间距，根据实际版图允许面积，优化与测试晶体管的匹配精确度。所述测试结构，采用完全的上下对称的版图结构，被测晶体管独立引出源(S)、漏(D)衬垫；而栅(G)、衬底(Sub)为所有晶体管共用。所述自动化方法，智能地将被测试晶体管与所对应的衬垫相连接完成布局布线。所述自动化方法，大规模地降低了新工艺下晶体管测试电路与测试结构的实现复杂度，缩短了完成时间，并提高了可靠度。
-
Patent Agency Ranking
公开(公告)号：CN109980007A
公开(公告)日：2019-07-05
申请号：CN201711454894.1
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
Abstract: 本文公开了一种提高SOI器件击穿电压的器件新结构，其中主要包括埋层结构，埋氧层在源端和漏端成U型。利用U型埋氧层在大的漏端电压时正电荷不易被抽走提高击穿电压；源端U型介质埋氧层在漏端电压较大时保证击穿不会发生在p阱和漂移区形成的耗尽区，漏端U型介质埋层通过积累大量正电荷来提高击穿电压。
-
公开(公告)号：CN109979897A
公开(公告)日：2019-07-05
申请号：CN201711452899.0
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海北京大学微电子研究院 , 上海芯哲微电子科技股份有限公司
IPC: H01L23/373 , H01L29/06
Abstract: 一种中间层含有PN结的大埋层结构的SOI高压器件。本发明设计并公开了该种器件的结构。该结构针对目前SOI器件普遍存在的两个问题——低击穿电压以及自加热效应，以现有的传统SOI器件为基础，设计了一种全新的SOI器件。该器件采用与传统SOI器件不同的结构方式，在理论上可以有效地提高器件的击穿电压，对自加热效应也有一定的改善。该专利包括这种新器件结构的组成结构和材料。
-
公开(公告)号：CN109975627A
公开(公告)日：2019-07-05
申请号：CN201711456524.1
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: G01R31/00
Abstract: 本发明提出了一种高压环境对标准单元库影响的测试方法，考虑到SOI低压与高压器件共存的工作环境，该方法通过测量被测单元的延迟和信号的波动，实现对高压环境下，单元工作情况的检测。通过设置高压器件与低压器件的多种距离，以及通过缓冲器设置高压器件的开启时刻，测试高压环境对测试单元的不同种类的影响。在测试芯片中添加选择器来减少PAD的个数，达到了减少芯片面积的目的。
-
公开(公告)号：CN109979912A
公开(公告)日：2019-07-05
申请号：CN201711456523.7
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
IPC: H01L23/522 , H01L21/50
Abstract: 本发明是关于一种优化的衬底掏空的层叠电感结构，具体为一种采用CMOS兼容MEMS工艺优化片上平面螺旋电感性能的结构。其包括：多层金属互连结构和悬浮结构。各金属层螺旋导线分别位于对应介质层间，其互连结构通过插塞采用多层金属并联(或串并联)形式构成，这样就可以在低频带范围改善电感性能。悬浮结构是依据金属螺旋形状在其螺旋面中间和外围两个部位(或仅中间部位)进行刻蚀各介质层和硅衬底而形成的结构，这样就减小了寄生电容的影响，扩展了电感的工作频带，以及大幅度提高了在高频带范围内的性能。
-
公开(公告)号：CN109980008A
公开(公告)日：2019-07-05
申请号：CN201711455438.9
申请日：2017-12-28
Applicant: 上海卓弘微系统科技有限公司 , 上海芯哲微电子科技股份有限公司 , 上海北京大学微电子研究院
Abstract: 本发明公开了一种CoolMOS结构，用以提高击穿电压，其中所述为该CoolMOS的制作结构，包括漂移区以及漂移区掺杂浓度的情况。该漂移区的掺杂浓度情况由虚线标出。该方法包括该漂移区制作的步骤，以及在漂移区制作的过程中调节漂移区的掺杂浓度而使其达到提高击穿电压的目的。该方法在不增加掩模板以及制造成本的前提下，提出一种新的方法来提高VDMOS的击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
133
records
(took 0.076 seconds)
