-
公开(公告)号：CN114899232A
公开(公告)日：2022-08-12
申请号：CN202210419893.8
申请日：2022-04-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L29/20 , H01L29/45 , H01L29/47 , H01L21/335
Abstract: 本发明公开了一种基于氮化镓的透明晶体管及其制备方法，该结构自下而上依次包括衬底层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用透明材料，沟道层材料为氮化镓，势垒层材料为镓铝氮或铟镓氮，电极采用透明导电材料。本发明提供了一种氮化镓基晶体管，通过选取可见光区间透明的材料制备晶体管，改善了结构的整体透光率，并提出了可行的制备方法，可将其应用于透明电子学领域。
-
公开(公告)号：CN114899227A
公开(公告)日：2022-08-12
申请号：CN202210492930.8
申请日：2022-05-07
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/423 , H01L29/778 , H01L21/335 , H01L29/10 , H01L29/66
Abstract: 一种增强型氮化镓基晶体管，自下而上包括衬底、复合缓冲层、沟道层和势垒层，在势垒层上设置有P型氮化物帽层、钝化层、源电极、漏电极和栅电极，P型氮化物帽层在侧面和顶面均被栅电极包围，钝化层布设于栅电极与源电极之间以及栅电极与漏电极之间；栅电极与势垒层形成肖特基接触，源电极和漏电极均与势垒层形成欧姆接触；沟道层与势垒层之间形成异质结，且极化效应在异质结界面的沟道层一侧形成二维电子气沟道。该P型氮化物帽层耗尽了沟道中的部分二维电子气，提高了器件的阈值电压，实现增强型器件的目的，P型氮化物帽层周围的栅电极解决了常规P型氮化物增强型器件栅控能力弱、导通电阻大等问题，且减小了栅长，提高了频率特性。
-
公开(公告)号：CN114725093A
公开(公告)日：2022-07-08
申请号：CN202210095232.4
申请日：2022-01-26
Applicant: 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L21/8258
Abstract: 本发明公开了一种Si CMOS逻辑器件与GaN电力电子器件单片异质集成电路及其制备方法，包括：衬底、GaN缓冲层、第一AlGaN势垒层、第二AlGaN势垒层、隔离槽；第一AlGaN势垒层上设有第一p‑GaN层，第一p‑GaN层上设有SiN隔离层；SiN隔离层上设有p‑Si层；p‑Si层上覆盖有栅介质层；栅介质层上设有第一栅电极、第二栅电极；第一栅电极的两侧分别设有第一源电极和第一漏电极；第二栅电极的两侧分别设有第二源电极和第二漏电极；第二AlGaN势垒层上设有第二p‑GaN层、第三源电极和第三漏电极；第一漏电极与第二漏电极通过第一金属互联条电气连接；第一栅电极与第二栅电极通过第二金属互联条电气连接。本发明的器件具有优异的高频高效率等性能。
-
公开(公告)号：CN114420750A
公开(公告)日：2022-04-29
申请号：CN202111449064.6
申请日：2021-11-30
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/417 , H01L29/778 , H01L21/283 , H01L21/335
Abstract: 本发明涉及一种基于自组装掩膜技术的欧姆接触结构制备方法及器件，该方法包括：选取具有氮化镓异质结结构的晶圆；在晶圆表面淀积掩膜层，掩膜层包括自下而上依次层叠设置的介质掩膜层和金属掩膜层；进行快速热退火处理，以使金属掩膜层自发收缩团聚，形成若干纳米尺度孔洞；在晶圆上需要制备欧姆接触的区域，利用刻蚀工艺依次刻蚀掉纳米尺度孔洞下方的介质掩膜层、复合势垒层和部分沟道层，形成欧姆接触区；在欧姆接触区沉积欧姆接触金属，并对其进行快速热退火处理，使欧姆接触金属与二维电子气沟道形成欧姆接触结构。本发明方法实现了图形尺度为纳米量级的掩膜层，而且降低了工艺成本与工艺复杂度，提升了工艺良率。
-
公开(公告)号：CN113921596A
公开(公告)日：2022-01-11
申请号：CN202110970797.8
申请日：2021-08-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/40 , H01L29/872 , H01L21/265 , H01L21/266 , H01L21/329
Abstract: 本发明涉及一种氟离子注入场环氮化镓准垂直肖特基二极管及其制备方法，该二极管包括：衬底层；外延层，设置在衬底层上，外延层包括自下而上依次层叠设置的缓冲层、导通层和势垒层，势垒层位于导通层上表面的中部；阳极，设置在势垒层上；阴极，位于导通层上未被势垒层覆盖的区域，势垒层的两侧面，以及势垒层的部分上表面；势垒层内间隔设置有若干氟注入场环，氟注入场环位于阳极和阴极之间。本发明的氟离子注入场环氮化镓准垂直肖特基二极管，将带负电荷的氟离子作为场限制环结合到三族氮化物中，制备准垂直结构的侧壁肖特基势垒金属阴极，解决了肖特基金属淀积边缘电场线拥挤的问题，从而解决准垂直肖特基二极管过早击穿的问题。
-
Patent Agency Ranking
公开(公告)号：CN119967856A
公开(公告)日：2025-05-09
申请号：CN202510111002.6
申请日：2025-01-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种基于空位的可控掺杂p型二维晶体管及其制备方法，主要解决现有技术难以实现精准可控掺杂的问题。方案包括：绝缘衬底，二维材料沟道层，位于二维材料沟道层两端之上的源电极与漏电极，位于二维材料沟道层与源漏电极之上的栅介质层，位于栅介质之上的栅电极；通过沉积一层厚层掩模层，经光刻与刻蚀将掩模层部分打薄形成图案化薄层，透过处理后的掩模层离子轰击二维材料，掩膜板薄层下的二维材料形成表面空位，再去除掩膜板，将二维材料暴露在氧气流中氧化形成表面电荷转移掺杂。本发明能够在不对二维材料产生破坏影响性能的情况下，实现分区可控掺杂，有效提高二维晶体管的导电性能。
-
公开(公告)号：CN119855222A
公开(公告)日：2025-04-18
申请号：CN202411640973.1
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明涉及半导体器件技术领域，本发明公开了一种氮化镓与锗单片异质集成互补反相器及其制备方法。该反相器的最下面为硅衬底层，N沟道晶体管沟道层和N沟道晶体管势垒层之间形成二维电子气，作为N沟道晶体管的导电沟道；P沟道晶体管栅电极控制P沟道晶体管N型锗阱的上表面反型导电沟道的形成。N沟道晶体管栅电极和P沟道晶体管栅电极相连构成互补反相器的输入端；N沟道晶体管漏电极和P沟道晶体管的源电极相连，构成互补反相器的输出端。该反向器采用硅基氮化镓与锗半导体单片异质集成，两种材料分别具有高电子和高空穴迁移率，提高了现有互补反相器的工作速度，工艺兼容性高，可应用于高速大规模数字电路和氮化镓射频、电力电子器件平台。
-
公开(公告)号：CN119852846A
公开(公告)日：2025-04-18
申请号：CN202411677474.X
申请日：2024-11-22
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种氮化镓晶体管和砷化镓VCSEL异质三维集成器件结构和制作方法，属于半导体技术领域，所述器件结构自下而上包括：底层金属、N面反射镜、VCSEL发光区、P面反射镜、VCSEL键合金属、氮化镓器件键合金属、氮化镓衬底层、氮化镓外延层、金属通孔、氮化镓晶体管电极源极、氮化镓晶体管电极栅极和氮化镓晶体管电极漏极；所述器件基于金属键合实现三维异质垂直集成，从而得到氮化镓器件和砷化镓VCSEL三维集成材料结构和器件结构，并提出了可行的制备方法。
-
公开(公告)号：CN119834738A
公开(公告)日：2025-04-15
申请号：CN202411640601.9
申请日：2024-11-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明属于领域射频集成芯片技术领域，具体公开了一种基于共源共栅结构的非对称Doherty功率放大器，包括功分器，载波功率放大支路、峰值功率放大支路、后匹配网络；本发明的Doherty功率放大器将载波功放输出级晶体管和峰值功放输出级晶体管均采用共源共栅结构，源共栅结构存在高反向隔离的优点，共源共栅结构的反馈量更少，电路会更稳定，具有更大的增益；同时具有更大的电压摆幅，因此具有更高的饱和输出功率；另外，本发明的Doherty功率放大器采用非对称结构，具有更大的回退范围。
-
公开(公告)号：CN119789561A
公开(公告)日：2025-04-08
申请号：CN202411731233.9
申请日：2024-11-29
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H10F55/00 , H10F77/122 , H10F30/227 , H10F71/00 , H10H20/01 , H10H20/812 , H10H20/815 , H10H20/825
Abstract: 本发明涉及半导体器件及其制造技术领域，且公开了一种氮化镓LED与锗PD单片异质集成结构及其制备方法，氮化镓LED和锗PD并排设置，其各层半导体材料均外延生长于硅衬底层上，氮化镓LED器件结构自下而上包括缓冲层、N型氮化镓层、多量子阱发光层、P型氮化镓层，N型和P型氮化镓层上设有金属电极，锗光电探测器自下而上依次为硅衬底、P型锗层、本征锗层和N型锗层，P型锗层与N型锗层上设金属电极，本发明将硅基氮化镓LED和锗基光电探测器集成在同一硅衬底上，增强了整个系统的集成度，有效的减小了系统的体积，丰富了现有的单一照明系统的功能。
-
-
-
-
-
-
-
-
-
Search Results
139
records
(took 0.04 seconds)
