-
公开(公告)号：CN204559548U
公开(公告)日：2015-08-12
申请号：CN201520378903.3
申请日：2015-06-04
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本实用新型提出一种包含级间路径的级联结构Sigma-Delta调制器，其特征在于：包括第一级调制器、第二级调制器及一级间模拟路径；所述第一级调制器与第二级调制器级联；该路径包含一个系数模块、一个单位延时模块。本实用新型实现了4阶噪声整形功能。使得改进结构增加了一阶噪声整形功能，噪声抑制能力大大提高；其次，减少了积分器的使用，从而降低了电路功耗和系统时序的复杂度，节约了版图面积；在增加系统信噪比的同时，保证了系统的输入过载值和系统的稳定性没有较大的改变。与现有调制器相比更能满足高精度、低功耗的应用需求，在音频、传感等领域将会有巨大的发展空间。
-
公开(公告)号：CN203326982U
公开(公告)日：2013-12-04
申请号：CN201320337352.7
申请日：2013-06-13
Applicant: 福州大学
IPC: H03K19/20
Abstract: 本实用新型涉及一种单电子晶体管与MOS管构成的双阈值逻辑单元，其特征在于：包括一SET/MOS混合电路、一第一反相器和一第二反相器，所述SET/MOS混合电路包括四个输入端、一个控制端和一个输出端，所述SET/MOS混合电路的输出端连接所述第一反相器的输入端，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端作为所述双阈值逻辑单元的输出端。本实用新型可以实现双阈值的逻辑功能，具有可重构的特性，可以实现任意的二变量逻辑函数。
-
公开(公告)号：CN203326975U
公开(公告)日：2013-12-04
申请号：CN201320337513.2
申请日：2013-06-13
Applicant: 福州大学
IPC: H03K17/687
Abstract: 本实用新型涉及一种SET/MOS混合电路构成的选通逻辑电路，包括一PMOS管、一NMOS管和一单电子晶体管，所述PMOS管的源极连接电源Vdd，栅极连接一基准电压Vpg，漏极作为所述选通逻辑电路的输出端并连接所述NMOS管的漏极，所述NMOS管的栅极连接一基准电压Vng，源极连接所述单电子晶体管的漏极，所述单电子晶体管的源极接地，背栅连接一背栅电压Vctrl，所述选通逻辑电路的输出端连接一电流源单元的控制端。本实用新型具有极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅。
-
公开(公告)号：CN202455323U
公开(公告)日：2012-09-26
申请号：CN201220068991.3
申请日：2012-02-29
Applicant: 福州大学
Abstract: 本实用新型涉及集成电路技术领域，特别是一种基于负微分电阻特性的混合SETCMOS D触发器，该结构的重点是利用SET与CMOS组成的混合电路产生两种变化方向相反的NDR特性，并利用该特性构成两个用于存储电压值的稳态点，实现锁存器的功能,并通过级联两个锁存器实现D触发器功能。与传统的D触发器相比，本实用新型采用的基于负微分电阻特性的混合SET/CMOSD边沿触发器极大的降低了电路的功耗，并提高了电路的集成度。
-
公开(公告)号：CN202453865U
公开(公告)日：2012-09-26
申请号：CN201220001496.0
申请日：2012-01-05
Applicant: 福州大学
Abstract: 本实用新型涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构2位乘法器仅由5个阈值逻辑门，1个反相器和1个异或门构成，共消耗7个PMOS管，7个NMOS管和6个SET。整个电路的平均功耗仅为46nW。与基于布尔逻辑的CMOS乘法器相比，管子数目大大减少，功耗显著降低,电路结构得到了进一步的简化，有利于节省芯片的面积，提高电路的集成度，有望在微处理器、数字信号处理器和图像引擎中有得到广泛的应用。
-
Patent Agency Ranking
公开(公告)号：CN202383658U
公开(公告)日：2012-08-15
申请号：CN201120522483.3
申请日：2011-12-14
Applicant: 福州大学
IPC: G06F9/44
Abstract: 本实用新型涉及一种基于Nios II系统的SOPC开发平台，其特征在于：包括核心板和接口板，所述核心板上设有支持NiosII软核处理器的FPGA芯片、SDRAM、FLASH、JTGA下载接口、ASP下载接口、有源晶体和核心板对外接口；所述接口板上设有与所述核心板对外接口相配合以连接核心板的接口、VGA显示接口、LCD显示接口、数码管、LED点阵屏、多位LED发光管、蜂鸣器、温度传感器、红外无线通讯模块、串口、旋转编码器、拓展I/O口、键盘、拨码开关、A/D和D/A、电源接口、PS2接口、USB接口、SPI接口和IIC接口。该开发平台不仅开发功能齐全，而且结构简单，制造成本低。
-
公开(公告)号：CN202334463U
公开(公告)日：2012-07-11
申请号：CN201120470465.5
申请日：2011-11-24
Applicant: 福州大学
Abstract: 本实用新型涉及一种高精度电压比较器，其特征在于：包括模拟缓冲器、偏置电路、时钟控制电路以及依次级联的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路；所述的第一前置放大器、第二前置放大器、第三前置放大器、第四前置放大器和后级Latch锁存再生电路之间均连接有耦合电容，所述的偏置电路为四级前置放大器、时钟控制电路以及模拟缓冲器提供偏置电压；所述的模拟缓冲器用于参考电压的输入缓冲；所述的时钟控制电路产生各电路的时钟控制信号。本实用新型采用带前置放大器的新型动态锁存比较器充分结合了传统比较器的优点，电路结构简单，速度快，精度高。
-
公开(公告)号：CN212435677U
公开(公告)日：2021-01-29
申请号：CN202021438634.2
申请日：2020-07-18
Applicant: 福州大学
IPC: H03M1/38
Abstract: 本实用新型涉及一种用于SAR ADC电容阵列的新型单向开关切换电路。包括第一电容阵列、第二电容阵列、比较器、2个切换开关组、2个采样开关，第一电容阵列中全部电容的顶板相连接作为DACP，第二电容阵列中全部电容的顶板相连接作为DACN，DACP和DACN分别与比较器的同相输入端、反相输入端连接，DACP和DACN还分别经2个采样开关与地电平Vss连接，第一电容阵列中电容的底板、第二电容阵列中电容的底板分别经第一切换开关组、第二开关组与基准电平Vref、地电平Vss、共模电平Vcm、输入电平Vip或者输入电平Vin连接。本实用新型相比于顶板采样的电容阵列开关切换结构，可以实现更好的ADC精度，且本实用新型在超低功耗传感器产品中有巨大的应用前景。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN203340048U
公开(公告)日：2013-12-11
申请号：CN201320342075.9
申请日：2013-06-13
Applicant: 福州大学
IPC: H03K19/20
Abstract: 本实用新型利用新型纳米电子器件单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，提出了一种MOS管与单电子晶体管混合结构的可复用逻辑门。通过偏置输入端和控制端，该逻辑单元就能够实现或、或非、与、与非、异或、同或所有的二输入逻辑功能，而不需要改变电路的器件参数，仅消耗3个PMOS管，3个NMOS管和3个SET。该可复用逻辑门结构简单、功耗低、集成度高，具有较高的可重构特性，有望在将来的低功耗、高集成度的超大规模集成电路中得到应用。
-
公开(公告)号：CN203324967U
公开(公告)日：2013-12-04
申请号：CN201320337306.7
申请日：2013-06-13
Applicant: 福州大学
IPC: G06F7/50
Abstract: 本实用新型涉及SET/MOS混合电路构成的阈值逻辑型超前进位加法器，其由超前进位逻辑模块、第一加法运算模块和第二加法运算模块构成；利用单电子晶体管与MOS管混合结构所具有的库仑阻塞振荡效应和多栅输入特性，实现了基于阈值逻辑的超前进位加法器。由于阈值逻辑强大的逻辑功能，该电路仅由10个阈值逻辑门构成，整个电路仅消耗30个器件。与传统的纯CMOS超前进位加法器相比而言，该阈值逻辑型超前进位加法器的电路结构大大简化，管子数目显著减少，电路功耗进一步下降。该阈值逻辑型超前进位加法器有望在微处理器、数字信号处理器等领域中得到应用，有利于进一步降低电路功耗，节省芯片面积，提高电路的集成度。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.037 seconds)
