-
公开(公告)号:CN101346820A
公开(公告)日:2009-01-14
申请号:CN200680048843.2
申请日:2006-12-20
Applicant: 国立大学法人东北大学 , 财团法人国际科学振兴财团
IPC: H01L29/786 , H01L21/8238 , H01L27/08 , H01L27/092
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823821 , H01L21/823878 , H01L29/045 , H01L29/785 , H01L2029/7857
Abstract: 为了使CMOS电路中的上升及下降工作速度相同,因其载流子迁移率不同,就需要使p型MOS晶体管和n型MOS晶体管的面积不同。因其面积的不均衡而妨碍了提高半导体器件的集成度。采取在(100)面及(110)面双方具备沟道区的三维结构来构成NMOS晶体管和PMOS晶体管,以使两晶体管的沟道区及栅绝缘膜的面积彼此相等。由此,在使栅绝缘膜等的面积彼此相等的同时,能够使栅电容也相等。并且与现有技术相比能够将基板上的集成度提高到2倍。
-
公开(公告)号:CN101322240A
公开(公告)日:2008-12-10
申请号:CN200680045389.5
申请日:2006-11-30
Applicant: 国立大学法人东北大学 , 财团法人国际科学振兴财团
IPC: H01L21/8238 , H01L27/08 , H01L27/092 , H01L29/786
CPC classification number: H01L27/1211 , H01L21/823807 , H01L21/823878 , H01L21/845 , H01L29/045 , H01L29/785 , H01L2029/7857
Abstract: 本发明提供一种半导体装置,为了使构成CMOS电路的p型MOS晶体管和n型MOS晶体管的动作速度实质上相同,对n型MOS晶体管采取在(100)面和(110)面双方都具有沟道区域的三维构造,对p型MOS晶体管采取仅在(110)面上具有沟道区域的平面构造。进而构成为使两个晶体管的沟道区域和栅极绝缘膜面积相等。由此,可以使栅极绝缘膜等的面积相等,并且,也可以使栅极容量相等。
-
公开(公告)号:CN101283114A
公开(公告)日:2008-10-08
申请号:CN200680037196.5
申请日:2006-10-06
Applicant: 国立大学法人东北大学 , 东京毅力科创株式会社
IPC: C23C14/35
CPC classification number: C23C14/35 , H01J37/3408 , H01J37/3455
Abstract: 提供一种磁控溅射装置,通过提高靶上的瞬时的腐蚀密度,使成膜速度提高,并且使腐蚀区域时间性移动,防止靶的局部性损耗,使靶实现均匀损耗,从而延长靶的使用寿命。在柱状旋转轴(2)的周围设置多个板磁体(3),通过使柱状旋转轴(2)旋转,在靶(1)上形成高密度的腐蚀区域,使成膜速度提高,同时随着柱状旋转轴(2)旋转,腐蚀区域产生运动,使靶(1)均匀消耗。
-
公开(公告)号:CN101268210A
公开(公告)日:2008-09-17
申请号:CN200680034477.5
申请日:2006-09-19
Applicant: 国立大学法人东北大学 , 东京毅力科创株式会社
CPC classification number: C23C14/12 , C23C14/243 , C23C14/246
Abstract: 提供一种能够长时间均匀地成膜薄膜,特别是有机EL膜的蒸发夹具及包含蒸发夹具的成膜装置。蒸发夹具具备:蒸发皿,该蒸发皿具有底面和由该底面立设的侧面,用于对开口于侧面内部的原料收纳空间进行规定;用于将该原料收纳空间分割成多个分空间的隔板。另外,在隔板上设有卡止片,该卡止片具有用所述蒸发皿的底面侧连通所述多个分空间的高度。
-
公开(公告)号:CN101208641A
公开(公告)日:2008-06-25
申请号:CN200680023200.2
申请日:2006-06-22
Applicant: 株式会社富士金 , 国立大学法人东北大学 , 东京毅力科创株式会社
Inventor: 大见忠弘 , 斋藤雅仁 , 日野昭一 , 岛津强 , 三浦和幸 , 西野功二 , 永濑正明 , 杉田胜幸 , 平田薰 , 土肥亮介 , 广濑隆 , 筱原努 , 池田信一 , 今井智一 , 吉田俊英 , 田中久士
CPC classification number: G05D7/0641 , G01F1/363 , G01F1/6842 , G01F1/6847 , G01F5/005 , G01F7/005 , G05D7/0635 , G05D7/0647 , G05D23/1927 , Y10T137/0379 , Y10T137/7759 , Y10T137/776 , Y10T137/8593 , Y10T137/86734 , Y10T137/86815 , Y10T137/87265 , Y10T137/87314 , Y10T137/8741 , Y10T137/87499 , Y10T137/87684
Abstract: 本发明涉及一种流量范围可变型流量控制装置,通过一台流量控制装置也能对较广的流量区域的流体进行高精度的流量控制,从而可实现流量控制装置的小型化和设备费用的降低。具体而言,在使用节流孔上游侧压力P1以及或者节流孔下游侧压力P2而以Qc=KP1(K为比例常数)或者Qc=KP2m(P1-P2)n(K为比例常数、m和n为常数)运算在节流孔(8)中流通的流体的流量的压力式流量控制装置中,将该压力式流量控制装置的控制阀的下游侧与流体供给用管路之间的流体通路设置为至少两个以上的并列状的流体通路,并且向上述各并列状的流体通路分别设置流体流量特性不同的节流孔,在小流量区域的流体的流量控制时使上述小流量区域的流体向一方的节流孔流通,此外,在大流量区域的流体的流量控制时使上述大流量区域的流体向另一方的节流孔切换并流通。
-
公开(公告)号:CN101042990A
公开(公告)日:2007-09-26
申请号:CN200710089461.0
申请日:2007-03-23
Applicant: 东京毅力科创株式会社 , 国立大学法人东北大学
IPC: H01L21/00 , H01L21/205 , H01L21/3065 , H01L21/31 , H01L21/311 , C23C16/511 , C23F4/00 , H05H1/46 , H01J37/32 , H01J37/00
CPC classification number: H01J37/32568 , C23C16/45572 , C23C16/45574 , C23C16/511 , H01J37/32192 , H01J37/32211
Abstract: 一种等离子体处理装置,使微波通过在矩形波导管的下面形成的多个缝隙,并在配置在处理室的上面的介电体中传播,利用在介电体表面形成的电磁场中的电场能量,使供给至处理室内的规定气体等离子体化,对基板实施等离子体处理。矩形波导管的上面部件由具有导电性的非磁性材料构成,并且,使该上面部件相对于下面升降移动。根据气体种类、压力、微波供给装置的功率输出等处理室内进行的等离子体处理的条件,通过使矩形波导管的上面部件相对于下面升降移动,管内波长发生变化。
-
公开(公告)号:CN1972552A
公开(公告)日:2007-05-30
申请号:CN200610143929.5
申请日:2006-11-03
Applicant: 国立大学法人东北大学 , 株式会社未来视野
CPC classification number: H05H1/46 , H01J37/32192 , H01J37/32229
Abstract: 本发明能够实现等离子体处理装置长度方向的等离子体均匀性,同时与多重处理对应。具有多个可变耦合器(12)的微波导管(10)设置在真空室(21)中,微波发生器(23中发生的微波通过波导管(24导入微波导管(10)中,该室(21)中的等离子体(22)由导入的微波(25)激发后产生。由未图示的驱动装置,按双向箭头所示的方向上下移动每个可变耦合器(12),能够改变微波导管(10)中微波(25)的强度分布。
-
公开(公告)号:CN102792449B
公开(公告)日:2016-03-09
申请号:CN201180011856.3
申请日:2011-03-02
Applicant: 富士电机株式会社 , 国立大学法人东北大学
IPC: H01L29/78 , H01L21/336 , H01L29/786 , H01L21/316
CPC classification number: H01L21/28264 , C23C16/403 , C23C16/4488 , H01L21/02178 , H01L21/02277 , H01L29/2003 , H01L29/513 , H01L29/517 , H01L29/78
Abstract: 本发明的半导体晶体管具备:由GaN系的半导体构成的活性层、以及形成于活性层上的栅极绝缘膜。栅极绝缘膜具有:形成于活性层上且包含从由Al2O3、HfO2、ZrO2、La2O3、以及Y2O3构成的群中选出的1种以上的化合物在内的第1绝缘膜、以及形成于第1绝缘膜上且由SiO2构成的第2绝缘膜。
-
公开(公告)号:CN103489919A
公开(公告)日:2014-01-01
申请号:CN201310334981.9
申请日:2009-04-10
Applicant: 国立大学法人东北大学 , 财团法人国际科学振兴财团
IPC: H01L29/786 , H01L29/04 , H01L29/45 , H01L27/12 , H01L27/092
CPC classification number: H01L27/1203 , H01L27/0883 , H01L27/092 , H01L29/045 , H01L29/458 , H01L29/78654 , H01L29/78696
Abstract: 在反型晶体管或本征型晶体管、以及半导体层的积累层电流控制型积累型晶体管中,由于杂质原子浓度的统计偏差,阈值电压的偏差在微细化世代变大,难以确保LSI的可靠性。可以得到通过控制半导体层的膜厚和杂质原子浓度而形成的大电流控制积累型晶体管,使得耗尽层的厚度大于半导体层的膜厚。例如,通过使半导体层的膜厚为100nm并且杂质浓度高于2×1017[cm-3],阈值偏差的标准偏差可以小于电源电压的偏差。
-
公开(公告)号:CN103339733A
公开(公告)日:2013-10-02
申请号:CN201280006501.X
申请日:2012-01-23
Applicant: 国立大学法人东北大学 , 先进动力设备技术研究协会 , 东京毅力科创株式会社
IPC: H01L29/78 , H01L21/31 , H01L21/316 , H01L21/336 , H01L21/338 , H01L29/778 , H01L29/786 , H01L29/812
CPC classification number: H01L21/02274 , H01L21/02164 , H01L21/02178 , H01L21/022 , H01L21/0228 , H01L21/0254 , H01L21/28264 , H01L23/564 , H01L29/2003 , H01L29/205 , H01L29/42364 , H01L29/51 , H01L29/513 , H01L29/517 , H01L29/66462 , H01L29/778 , H01L29/7787 , H01L2924/0002 , H01L2924/00
Abstract: 本发明的半导体器件的制造方法是具有构成半导体层的GaN(氮化镓)的半导体器件的制造方法,其包括栅极绝缘膜形成工序(F),在具有GaN的氮化物层上,使用微波等离子体,形成由SiO2膜和Al2O3膜构成的组之中的至少一种膜,使所形成的膜成为栅极绝缘膜的至少一部分。
-
-
-
-
-
-
-
-
-