公开(公告)号：CN113707558A

公开(公告)日：2021-11-26

申请号：CN202111257655.3

申请日：2021-10-27

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司

Inventor： 郁文 ,  陈燕宁 ,  赵东艳 ,  王于波 ,  付振 ,  刘芳 ,  王帅鹏 ,  邓永峰 ,  王凯

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  G03F1/00

Abstract: 本申请涉及半导体集成电路技术领域，具体地涉及一种用于制备高压LDMOS器件的方法及器件，包括提供第二导电类型的衬底；在衬底的中形成第一导电类型的漂移区与第二导电类型的体区；在漂移区上生长场氧化物；形成覆盖于漂移区的一部分和体区的一部分的栅介质层；在栅介质层上形成栅电极；在体区表面形成源区；以及在漂移区表面形成漏区；其中，使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子，使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征。

公开(公告)号：CN119835974A

公开(公告)日：2025-04-15

申请号：CN202411740320.0

申请日：2024-11-29

Applicant: 北京智芯微电子科技有限公司

Inventor： 郁文 ,  赵东艳 ,  吴波 ,  陈燕宁 ,  邵瑾 ,  刘芳 ,  王凯 ,  邓永峰 ,  赵扬 ,  许玉洁 ,  左阿惠

IPC: H10D30/65 ,  H10D30/01 ,  H10D62/10 ,  H10D62/83

Abstract: 本发明涉及半导体领域，提供一种半导体器件及制造方法、芯片、电子设备。半导体器件包括：衬底、阱区、缓冲区、源区、漏区、介质层以及栅极，阱区、缓冲区、源区及漏区位于衬底上，源区形成于阱区的表面，漏区形成于缓冲区的表面。介质层包括高介电常数材料的第一介质层以及低介电常数材料的第二介质层，第一介质层位于阱区与缓冲区之间的衬底的表面，并延伸至阱区的表面；栅极位于第一介质层的表面，第二介质层位于缓冲区和漏区的表面。本发明利用高介电常数材料的第一介质层，在阱区与缓冲区之间的衬底内形成反型沟道，降低导通电阻；通过缓冲区提高漏端的击穿电压，通过低介电常数材料的第二介质层降低栅漏电容，同时增加栅极与漏端的耐压特性。

公开(公告)号：CN119578357A

公开(公告)日：2025-03-07

申请号：CN202411421113.9

申请日：2024-10-12

Applicant: 北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  邓永峰 ,  刘芳 ,  吴波 ,  李君建 ,  王凯 ,  章明瑞 ,  吴祖谋 ,  蒋天浩 ,  张同 ,  董子斌

IPC: G06F30/398 ,  G06F18/24 ,  G06F111/20

Abstract: 本申请公开了一种半导体器件的仿真方法、装置、电子设备、存储介质及产品，属于半导体技术领域。所述半导体器件的仿真方法包括：获取半导体器件的平面版图；对所述平面版图进行识别，确定所述半导体器件的制作工艺中实际使用的目标掩膜版；根据工艺设计库，识别所述目标掩膜版的配置信息，所述配置信息包括所述目标掩膜版的明暗场类型和尺寸信息；根据所述目标掩膜版的配置信息，搭建仿真程序；根据所述仿真程序，对所述半导体器件进行仿真。本申请能够节省人力成本和时间成本，提高仿真的效率和准确性。

公开(公告)号：CN119173132A

公开(公告)日：2024-12-20

申请号：CN202411309161.9

申请日：2024-09-19

Applicant: 北京智芯微电子科技有限公司 ,  浙江大学

Inventor： 陈燕宁 ,  吴波 ,  陶然 ,  周鲁豪 ,  吴永玉 ,  刘芳 ,  邓永峰 ,  王凯

IPC: H10N97/00 ,  H01L23/64

Abstract: 本发明提供一种电容结构制作方法、电容结构、芯片及电路，涉及半导体技术领域。制作方法包括：提供衬底，并在衬底上表面依次形成第一电极层、介电层和初始占位介质层；初始占位介质层的厚度与划定的第二电极层的厚度相同；干法刻蚀初始占位介质层，形成占位介质层和第二电极层沟槽；其中，初始占位介质层的刻蚀速率大于介电层的刻蚀速率；介电层表面具有致密钝化膜；形成占位介质层和第二电极层沟槽；在第二电极层沟槽的两侧形成修护介质层；在修护介质层之间形成第二电极层；在占位介质层和第二电极层上表面形成保护介质层，并形成第一导电结构和第二导电结构。通过本发明，能够降低电容结构横向面积，提高器件开关速度，提高器件散热性能。

公开(公告)号：CN118136615B

公开(公告)日：2024-07-16

申请号：CN202410546698.0

申请日：2024-05-06

Applicant: 北京智芯微电子科技有限公司

Inventor： 王凯 ,  陈燕宁 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  宋斌斌 ,  连亚军 ,  郁文 ,  李君建 ,  张同 ,  朱亚星

IPC: H01L23/64 ,  H10N97/00

Abstract: 本公开涉及半导体集成电路技术领域，具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案，通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构，可以有效地平衡电阻的生长应力，减少应力集中现象，增强薄膜电阻材料层的机械稳定性，充分提升电阻的平整度和均一性，降低材料表面缺陷；进一步地，在与衬底垂直的平面上，薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时，可有效避免光刻过程中由于不规则反射效应造成的电阻损伤，降低材料内部缺陷，从而综合提升温度稳定性，由此大幅度降低了电阻的温度系数，提升了电阻的精度水平，进而满足了芯片产品的应用需求。

公开(公告)号：CN118263328A

公开(公告)日：2024-06-28

申请号：CN202410669086.0

申请日：2024-05-28

Applicant: 北京智芯微电子科技有限公司

Inventor： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  刘倩倩

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：初始衬底、第一阱区、体区、漂移区、源极、漏极、栅极，横向双扩散场效应晶体管还包括：氧化介质区，形成于漂移区内，并被栅极延伸出的多晶硅覆盖，氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板；其中，氧化介质区通过浅槽隔离工艺制成；氧化隔离区，氧化隔离区为条状构型，形成于体区与所述漂移区的交界处，自体区与漂移区交界处的中间区域向下延伸至所述第一阱区。通过本发明提供的晶体管，能够避免器件内部发生击穿，提高横向双扩散场效应晶体管的击穿电压，增强晶体管在高电压应用中的可靠性。

公开(公告)号：CN118011175B

公开(公告)日：2024-06-28

申请号：CN202410420863.8

申请日：2024-04-09

Applicant: 北京智芯微电子科技有限公司 ,  国网山西省电力公司电力科学研究院

Inventor： 陈燕宁 ,  刘芳 ,  宋斌斌 ,  王凯 ,  赵扬 ,  朱亚星 ,  左阿惠 ,  许玉洁 ,  孟庆萌 ,  常泽洲 ,  齐宇

IPC: G01R31/26

Abstract: 本发明提供一种晶体管器件缺陷分析方法及系统，涉及半导体器件检测领域。分析方法包括：搭建缺陷检测平台，并检测缺陷检测样品的初始瞬态电容；其中，缺陷检测样品包括在衬底上形成的多个晶体管器件，晶体管器件具有金属/氧化物/半导体层叠结构，每一晶体管器件的栅极通过梳状导电结构连接至第一引脚，缺陷检测样品的衬底连接至第二引脚；搭建电磁干扰平台，并对缺陷检测样品进行电磁干扰；检测损伤瞬态电容；基于初始瞬态电容确定初始缺陷能级和初始缺陷浓度，基于损伤瞬态电容确定损伤缺陷能级和损伤缺陷浓度；确定缺陷检测样品的电磁损伤程度。通过本发明提供的分析方法，能够探测晶体管器件的微观缺陷，准确测量晶体管器件的缺陷能级。

公开(公告)号：CN118248738A

公开(公告)日：2024-06-25

申请号：CN202410669071.4

申请日：2024-05-28

Applicant: 北京智芯微电子科技有限公司

Inventor： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  刘倩倩

IPC: H01L29/78 ,  H01L29/06 ,  H01L23/373 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、场板、源极、漏极和栅极，晶体管还包括：第二阱区，形成于衬底远离体区的一侧；第一保护环，形成于第二阱区内；碳化硅隔离区，形成于漂移区与第二阱区之间，碳化硅隔离区包括第一隔离区和第二隔离区，第一隔离区与漂移区紧贴，第一隔离区具有第二导电类型，第二隔离区与第二阱区紧贴，第二隔离区由衬底的上表面向下延伸至第一阱区底部；其中，第二导电类型与第一导电类型不同。本发明能够降低横向双扩散场效应晶体管横向面积，提高器件开关速度，提高器件散热性能。

公开(公告)号：CN117276349B

公开(公告)日：2024-04-12

申请号：CN202311569965.8

申请日：2023-11-23

Applicant: 北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  付振 ,  邓永峰 ,  王凯 ,  赵扬 ,  朱亚星

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

Abstract: 本申请公开了一种抗辐射动态阈值调制半导体器件、工艺、电路及芯片，属于半导体技术领域。抗辐射动态阈值调制半导体器件包括顺次层叠的衬底、底栅层、底栅介质层、外延层、顶栅介质层和顶栅层，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，底栅层位于体区和漂移区的正下方，顶栅层位于体区和漂移区的正上方，底栅层和顶栅层在体区和漂移区内形成方向相反的电场。在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定；此外，通过采用双栅结构，能够通过器件设计，双栅动态调控获得电路所需的不同阈值电压，从而节约了调整工艺参数及工序的成本。

公开(公告)号：CN117317023B

公开(公告)日：2024-03-29

申请号：CN202311570050.9

申请日：2023-11-23

Applicant: 北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  郁文 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  付振 ,  王凯 ,  赵扬 ,  曹永万 ,  陆姗姗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336 ,  H01L27/02

Abstract: 本申请公开了一种抗辐射半导体器件、工艺、电路、芯片及电子设备，属于半导体技术领域。抗辐射半导体器件包括：衬底；底栅层，形成于衬底上；底栅介质层，形成于衬底和底栅层上；外延层，形成于底栅介质层上，外延层包括沿横向依次排布的源区、体区、漂移区和漏区，体区位于底栅层上方；隔离层，形成于外延层上。抗辐射半导体器件中的栅结构包括底栅层，在器件开态时，导电沟道形成于器件内部，远离器件表面，从而不易受外界辐射干扰，器件更稳定。