公开(公告)号：CN111799324A

公开(公告)日：2020-10-20

申请号：CN202010534386.X

申请日：2016-04-06

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透

IPC: H01L29/16 ,  H01L21/02 ,  H01L21/306 ,  H01L29/04 ,  H01L29/34 ,  H01L29/40 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  C23C16/32 ,  C23C16/56 ,  C30B25/02 ,  C30B25/20 ,  C30B29/36

Abstract: 本发明涉及碳化硅外延基板、碳化硅半导体装置及其制造方法。所述碳化硅外延基板包含：碳化硅外延基板，其包含：碳化硅单晶基板；和在所述碳化硅单晶基板上形成的外延层；所述碳化硅单晶基板具有4H-SiC的多型，所述外延层的表面中的算术平均粗糙度为0.1nm以下，在所述表面中，胡萝卜状缺陷的缺陷密度为0.1个/cm2以下，作为梯形凹陷的梯形缺陷的缺陷密度为0.1个/cm2以下，当在俯视图中观察时，所述梯形缺陷各自包含与 方向相交的上底部和下底部。所述外延层具有优异的表面性质，因此可以预期在所述外延层上形成的氧化硅膜的寿命和可靠性得到改善。

公开(公告)号：CN111670502A

公开(公告)日：2020-09-15

申请号：CN201880088497.3

申请日：2018-12-27

Applicant: 住友电气工业株式会社

Inventor： 内田光亮 ,  日吉透

IPC: H01L29/78 ,  H01L21/302 ,  H01L21/336 ,  H01L29/12

Abstract: 碳化硅衬底的第一主表面设置有第一沟槽和第二沟槽。第一沟槽由第一侧表面和第一底表面限定。第二沟槽由第二侧表面和第二底表面限定。碳化硅衬底包括第一杂质区、第二杂质区、第三杂质区和第四杂质区。第一绝缘膜与第一侧表面和第一底表面中的每一个接触。栅电极设置在第一绝缘膜上。第二绝缘膜与第二侧表面和第二底表面中的每一个接触。第二杂质区具有电连接到第四杂质区并且沿着第二侧表面朝向第四杂质区延伸的连接区。

公开(公告)号：CN111602252A

公开(公告)日：2020-08-28

申请号：CN201880086427.4

申请日：2018-10-02

Applicant: 住友电气工业株式会社

Inventor： 内田光亮 ,  日吉透

IPC: H01L29/78 ,  H01L21/205 ,  H01L21/316 ,  H01L21/336 ,  H01L29/12

Abstract: 碳化硅半导体器件具有碳化硅衬底、栅极焊盘和漏电极。碳化硅衬底具有第一主表面和与第一主表面相反的第二主表面。栅极焊盘面对第一主表面。漏电极与第二主表面接触。碳化硅衬底包括：构成第二主表面并且具有第一导电类型的第一杂质区；设置在第一杂质区上并且具有不同于第一导电类型的第二导电类型的第二杂质区；设置在第二杂质区上并且具有第一导电类型的第三杂质区；以及设置在第三杂质区上、构成第一主表面并且具有第二导电类型的第四杂质区。第一杂质区、第二杂质区、第三杂质区和第四杂质区中的每一个位于栅极焊盘和漏电极之间。

公开(公告)号：CN107949917A

公开(公告)日：2018-04-20

申请号：CN201680048848.9

申请日：2016-08-03

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  筑野孝

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L29/06 ,  H01L29/1095 ,  H01L29/12 ,  H01L29/66068 ,  H01L29/78

Abstract: 一种碳化硅半导体器件包括：与第一主表面接触并且具有第一导电类型的漂移层；位于漂移层中、与第一主表面接触并且具有第二导电类型的本体区；以及具有第二导电类型并且连接到本体区的底部的凸出部。一种制造方法包括在碳化硅衬底的漂移层中，通过离子注入形成本体区、凸出部、JTE区和至少一个保护环区，每一个具有第二导电类型。

公开(公告)号：CN107109695A

公开(公告)日：2017-08-29

申请号：CN201580070016.2

申请日：2015-11-09

Applicant: 住友电气工业株式会社

Inventor： 日吉透

IPC: C30B29/36

CPC classification number: H01L29/1608 ,  C23C16/325 ,  C30B25/20 ,  C30B29/36 ,  C30B33/06 ,  C30B33/08 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/30625

Abstract: 一种碳化硅单晶基板(11)，其具有相对于{0001}面有偏角的第一主面(11a)和与所述第一主面(11a)连续地设置的第一周缘端部(11c2)。在所述第一主面(11a)上形成碳化硅外延层(12)。所述碳化硅外延层(12)具有与所述第一主面(11a)接触的第二主面(12b)、在所述第二主面(12b)相反侧的第三主面(12a2)、及与所述第二主面(12b)和所述第三主面(12a2)各自连续地设置的第二周缘端部(12c2)。将包括所述第一周缘端部(11c2)和所述第二周缘端部(12c2)的周缘区域(C)除去。所述碳化硅外延层(12)在垂直于所述第三主面(12a2)的方向上具有50μm以上的厚度。

公开(公告)号：CN107068732A

公开(公告)日：2017-08-18

申请号：CN201611177191.4

申请日：2013-09-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 一种碳化硅半导体器件(1)，包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10，所述保护环区中的杂质浓度为不小于8×1012cm‑2且不大于1.4×1013cm‑2。因此，可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

公开(公告)号：CN104380472B

公开(公告)日：2017-04-19

申请号：CN201380033600.1

申请日：2013-06-11

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/7813

Abstract: 漂移层(81)形成了碳化硅层(101)的第一主表面(P1)并且具有第一导电类型。提供源区(83)使得通过体区(82)与漂移层(81)分隔开，并且源区形成第二主表面(P2)，并且具有第一导电类型。缓和区(71)设置在漂移层(81)内并且具有距第一主表面(P1)的距离(Ld)。缓和区(71)具有第二导电类型，并且具有杂质剂量(Drx)。漂移层(81)在第一主表面(P1)和缓和区(71)之间具有杂质浓度(Nd)。满足Drx＞Ld·Nd的关系。因此，提供了具有高耐受电压的碳化硅半导体器件。

公开(公告)号：CN102770961B

公开(公告)日：2017-04-05

申请号：CN201180010776.6

申请日：2011-12-07

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/316 ,  H01L21/3205 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/66068

Abstract: 一种制造MOSFET（100）的方法，该包括以下步骤：制备碳化硅衬底（1），在该碳化硅衬底（1）上形成有源层（7），在该有源层（7）上形成栅极氧化物膜（91），在该栅极氧化物膜（91）上形成栅电极（93），在该有源层（7）上形成源极接触电极（92）以及在该源极接触电极（92）上形成源极互连（95）。形成该源极互连（95）的步骤包括以下步骤：在该源极接触电极（92）上形成导体膜以及通过利用反应离子蚀刻蚀刻该导体膜，来处理该导体膜。然后，制造MOSFET 100的方法进一步包括以下步骤：在处理该导体膜的步骤之后，执行将所述衬底（1）加热至不低于50℃的温度的退火。

公开(公告)号：CN106449380A

公开(公告)日：2017-02-22

申请号：CN201610804072.0

申请日：2013-06-18

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  内田光亮 ,  增田健良

IPC: H01L21/04 ,  H01L29/16 ,  H01L21/335 ,  H01L29/739 ,  H01L29/78 ,  H01L29/04 ,  H01L29/34

CPC classification number: H01L29/1608 ,  H01L21/0445 ,  H01L21/049 ,  H01L21/2636 ,  H01L21/324 ,  H01L29/045 ,  H01L29/34 ,  H01L29/51 ,  H01L29/66068 ,  H01L29/7395 ,  H01L29/7802

Abstract: 本发明涉及碳化硅半导体器件。所述碳化硅半导体器件包括：碳化硅衬底、氧化物膜、栅电极、以及第一电极和第二电极。所述第一电极和所述第二电极被配置为使得能够通过施加到所述栅电极的栅极电压来控制在所述第一电极和所述第二电极之间流动的电流。首次测量的所述碳化硅半导体器件的第一阈值电压和已经向所述碳化硅半导体器件连续施加了1000小时应力之后测量的所述碳化硅半导体器件的第二阈值电压之间的差在±0.2V以内。所述应力的施加是在所述第一电极的电压是0V并且所述第二电极的电压是0V的情况下，向所述栅电极施加45kHz的、从-5V到+15V变化的所述栅极电压。

公开(公告)号：CN104025300B

公开(公告)日：2017-02-22

申请号：CN201280065718.8

申请日：2012-12-14

Applicant: 住友电气工业株式会社

Inventor： 岛津充 ,  日吉透 ,  和田圭司 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0696 ,  H01L29/4236 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种碳化硅半导体器件(100)，其包括：绝缘膜(126)；碳化硅层(109)，该碳化硅层进一步包括被绝缘膜(126)覆盖的表面。该表面包括第一区域(R1)。第一区域(R1)至少部分地具有第一面取向。该第一面取向是(0-33-8)面、(30-3-8)面、(-330-8)面、(03-3-8)面、(-303-8)面和(3-30-8)面中的任何一个。