-
公开(公告)号：CN114637471A
公开(公告)日：2022-06-17
申请号：CN202210313319.4
申请日：2022-03-28
Applicant: 中国科学院计算技术研究所
IPC: G06F3/06
Abstract: 本申请提供了面向数据流处理器的层次化存储系统，其包括在数据流处理器的每个处理单元中分别设置的寄存器堆、由一组处理单元之间共享的一级缓存和由多个一级缓存共享的二级缓存，以及与寄存器堆关联的第一预取逻辑模块和与一级缓存关联的第二预取逻辑模块，其中所述第一预取逻辑模块和第二预取逻辑模块预设的预取信息进行相应数据的预取操作。该系统可以在满足数据流处理单元所需要的访存带宽同时降低片上存储的面积。
-
公开(公告)号：CN114614898A
公开(公告)日：2022-06-10
申请号：CN202210310665.7
申请日：2022-03-28
Applicant: 中国科学院计算技术研究所
IPC: H04B10/2575
Abstract: 本发明提供了一种环形拓扑网络，其中，所述网络包括多个终端节点，所有终端节点串行连接形成闭环的环形回路，上一个终端节点的输出端与下一个终端节点的输入端相连，所述每个终端节点配置有网卡设备和光模块，其中：所述光模块用于接收输入光信号，并将光信号转换为电信号进行缓存并以数据包形式发送给网卡设备，以及将需要转发的数据包转换为光信号后向外发送；所述网卡设备用于根据预先配置的转发规则将其接收到的数据包进行处理，其中，所述预先配置的转发规则包括：数据包目的地址为本机时将其发送给所在的主机进行保存、数据包目的地址为非本机时将其发送给光模块进行转发、数据包源地址为本机时将其丢弃。
-
公开(公告)号：CN114610138A
公开(公告)日：2022-06-10
申请号：CN202210230341.2
申请日：2022-03-10
Applicant: 中国科学院计算技术研究所
IPC: G06F1/3234 , G06F1/3206
Abstract: 提供一种带宽控制单元，其用于包括多个数据处理单元的处理器芯片，所述多个数据处理单元通过总线对存储器进行访问，所述存储器包括优先级管理单元，所述带宽控制单元包括：第一温度判断模块，其用于接收所述多个数据处理单元的温度值，以及将所述温度值分别与相应的数据处理单元的温度阈值进行比较，并输出第一比较结果；以及优先级处理模块，其用于接收所述第一比较结果，以及根据所述第一比较结果调整所述多个数据处理单元中的一个或者多个的访存优先级；其中，所述优先级处理模块将调整后的访存优先级输出至所述存储器的优先级管理单元，以控制所述多个数据处理单元访存所述存储器的带宽。
-
公开(公告)号：CN114489809A
公开(公告)日：2022-05-13
申请号：CN202111673269.2
申请日：2021-12-31
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种高通量众核数据流处理器，包括：多个处理单元，相互通信连接形成该处理器的片上网络结构；每个该处理单元包括多个子处理单元，该子处理单元包括指令子存储器和数据子存储器，多个该子处理单元以阵列结构排列，且相互通信连接形成该处理单元的多跳网络结构；配置单元，与每个该子处理单元通信连接。以及该高通量众核数据流处理器的任务执行方法。该发明相对于以往技术具有较好的可扩展性，控制逻辑简单，适用于大规模众核结构。同时支持SIMD‑MIMD‑Systolic模式可配、规模可配、区域可配等优势，灵活性更强，适用于更为通用的应用领域处理。
-
公开(公告)号：CN114416618A
公开(公告)日：2022-04-29
申请号：CN202111553453.3
申请日：2021-12-17
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种三维芯片，包括：多个堆叠的芯片层，每个该芯片层包括至少一个芯片；层间通信模块；该芯片与该层间通信模块通过硅通孔通信连接；第一芯片层的发送芯片通过该层间通信模块向第二芯片层的接收芯片发送数据信息。还提出一种三维芯片的芯片间通信方法，包括：当第一芯片层的发送芯片拟向第二芯片层的接收芯片发送数据信息时，由该发送芯片向层间通信模块发送握手信息，该握手信息中包括该接收芯片的芯片地址；由该层间通信模块根据该芯片地址，以该握手信息进行该发送芯片与该接收芯片之间的握手操作；根据握手结果，由该层间通信模块接收该数据信息并传输至该接收芯片。
-
Patent Agency Ranking
公开(公告)号：CN113505383A
公开(公告)日：2021-10-15
申请号：CN202110747114.2
申请日：2021-07-02
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供一种ECDSA算法执行系统及方法，主机端通过数据流芯片进行加密和解密操作，通过网络传输加密信息。本发明相比于现有技术，通过将ECDSA算法移植到数据流架构芯片上，利用了数据流架构芯片低访存需求的特点，加快了ECDSA算法的运算过程，加速了密钥的生成过程，增加了数据流芯片的通用性。
-
公开(公告)号：CN109992413B
公开(公告)日：2021-09-24
申请号：CN201910155053.3
申请日：2019-03-01
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种面向宽度优先搜索算法的加速装置、方法及存储介质，其中，该装置包括：内存模块，用于存储图数据与搜索结果；执行单元模块，用于根据所述面向宽度优先搜索算法的内在特征，构架多级流水线以执行遍历搜索任务；访存复用模块，用于根据设定的优先级处理所述流水线的访存请求；调度模块，用于将所述内存模块的响应数据分发到空闲的执行单元；控制模块用于控制与管理所述各个模块。该方法与装置可以提高图数据处理的计算效率。
-
公开(公告)号：CN113313247A
公开(公告)日：2021-08-27
申请号：CN202110161624.1
申请日：2021-02-05
Applicant: 中国科学院计算技术研究所
IPC: G06N3/08
Abstract: 本发明提供了一种基于数据流架构的稀疏神经网络的运算方法，包括：依据数据流处理器的结构将稀疏神经网络的运算任务从低到高依次划分为子任务、任务和应用三个运算层级；确定所述运算层级中每个所述任务包含的所述子任务的个数、每个所述应用包含的所述任务的个数以及所述应用的个数，其中所述稀疏神经网络的输入图像数据和权重数据至少之一是稀疏矩阵；依据所述运算层级以及各个运算层级的个数，将所述稀疏神经网络的输入图像数据或权重数据划分为若干数据块；以及基于所述运算层级以及每个运算层级对应的数据块完成所述稀疏神经网络的运算任务。
-
公开(公告)号：CN113298245A
公开(公告)日：2021-08-24
申请号：CN202110631644.0
申请日：2021-06-07
Applicant: 中国科学院计算技术研究所
Abstract: 本发明实施例提供了一种基于数据流架构的多精度神经网络计算装置，包括：微控制器以及与之连接的PE阵列，PE阵列的每个PE中配置有原始精度和精度低于原始精度的多种低精度的计算部件，精度越低的计算部件中配置越多并行的乘法累加器以充分利用片上网络带宽，为每个PE中每种低精度的计算部件配置充足的寄存器以避免数据溢出；所述微控制器被配置为：响应于对特定卷积神经网络的加速请求，控制PE阵列中与所述特定卷积神经网络精度匹配的原始精度或者低精度的计算部件执行相应的卷积操作中的运算并将中间计算结果存储至相应的寄存器。从而可以为不同精度的卷积神经网络进行加速，降低计算时延和能耗，提高用户体验。
-
公开(公告)号：CN110211618B
公开(公告)日：2021-08-24
申请号：CN201910505407.2
申请日：2019-06-12
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提供了一种用于区块链的处理装置及方法，该装置包括：阻变存储器，其包括用于存储待处理的随机数的多个存储单元，以及用于读出或者写入数据位的字线和位线；字线控制逻辑，用于控制阻变存储器中字线的选通；位线控制逻辑，用于控制阻变存储器中位线的选通；数据获取单元，其连接到所述阻变存储器并用于从阻变存储器中接收所选通的字线上的随机数的一个或者多个数据位的输出，获得由所述字线选通的随机数的数据位的叠加值；计算及控制单元，被配置为根据数据获取单元生成的随机数数据位的叠加值进行随机数的筛选，获得随机数有效组。本发明可以减少CPU处理的数据的范围和数据量、对访存带宽的需求、计算负载、功耗，提高区块链应用处理能力。
-
-
-
-
-
-
-
-
-
Search Results
184
records
(took 0.062 seconds)
