-
公开(公告)号：CN104077138B
公开(公告)日：2017-08-29
申请号：CN201410302494.9
申请日：2014-06-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/44
CPC classification number: G06F15/7825 , G06F9/50 , G06F13/4286 , G06F15/17312 , H04L69/22
Abstract: 本发明公开了一种众核处理器系统集成网络路由器的方法，该方法包括：划分子网步骤用于通过将片上网络划分为多个子网平衡片内的网络请求，网络接口设备部署步骤用于将至少一个网络接口设备分布式部署在子网中，以确保部署的网络接口设备与子网内的处理器核之间的连通度最优化，以实现片上网络或片间网络快速数据交换。本发明还公开了一种集成网络路由器的众核处理器系统，该系统包含用于网络接口和数据交换的网络路由器，并且该网络路由器包含多个分布式嵌入片上网络的网络接口设备。
-
公开(公告)号：CN106774724A
公开(公告)日：2017-05-31
申请号：CN201611260753.1
申请日：2016-12-30
Applicant: 中国科学院计算技术研究所 , 中国科学院国有资产经营有限责任公司
Abstract: 本发明涉及一种基于水冷散热的多处理器计算机系统结构及实现方法包括：计算刀片，用于运行独立的操作系统，该计算单元由多个通用处理器构成，或加速部件构成，或通用处理器与加速部件共同构成，每个该计算刀片与一套独立的水冷散热装置相连接；互连背板，与该计算刀片相连，用于实现多处理器间互连通信、供电控制、复位控制、系统管理；供电模块，该供电模块具有冗余保护机制，且连接于该互连背板、该计算刀片，用于交流‑直流转换，并作为电源输出直流电至该计算刀片与互连背板；水冷散热装置，用于给计算刀片散热。本发明通过给每个刀片配置独立的散热器，达到最佳散热效果同时节约能源还保证了各刀片和散热系统可以独立维护。
-
公开(公告)号：CN103117929B
公开(公告)日：2015-12-23
申请号：CN201310038675.0
申请日：2013-01-31
Applicant: 中国科学院计算技术研究所
IPC: H04L12/741 , H04L12/931
Abstract: 本发明公开了一种基于PCIe数据交换的通信方法及系统。该方法包括：步骤1，启动PCIe交换机，并对与所述PCIe交换机进行通信的处理机和PCIe终端进行PCIe的设备搜索和配置；步骤2，所述处理机或PCIe终端根据路由信息向所述PCIe交换机端口发送PCIe读写请求，所述端口使用兼容标准PCIe链路层协议的包格式和兼容标准PCIe路由的可扩展路由方式，将所述PCIe读写请求构造为数据包，并将其发送至对应端口；步骤3，所述对应端口将所述数据包还原为PCIe读写请求，并将其发送至处理机或PCIe终端。本发明通过扩展PCIe协议，实现了基于PCIe链路的多处理机间通信，构建任意拓扑的可扩展互连网络。
-
公开(公告)号：CN102637148B
公开(公告)日：2014-10-22
申请号：CN201210046913.8
申请日：2012-02-27
Applicant: 中国科学院计算技术研究所
IPC: G06F12/08
Abstract: 本发明有关于一种基于DDR SDRAM的栈式数据缓存装置及其方法，其中该装置包括：输入数据缓存模块，用于为写入DDR SDRAM的数据提供缓存；DDR SDRAM存储读写控制模块，连接所述输入数据缓存模块，用于对DDR SDRAM进行控制，向用户呈现以页面为单位，按照栈的方式进行数据的读写；DDR数据通路模块，连接所述DDR SDRAM存储读写控制模块，用于根据所述DDR SDRAM存储读写控制模块的读写控制，实现单边沿数据和双边沿数据之间的转换。本发明实现了高速数据缓存，并向用户呈现以页面为单位的栈式数据管理。
-
公开(公告)号：CN102446156B
公开(公告)日：2014-06-25
申请号：CN201110270591.0
申请日：2011-09-14
Applicant: 中国科学院计算技术研究所
IPC: G06F15/163
Abstract: 本发明提供一种用于并行多处理器系统的通信行为获取装置。该获取装置包括多个原始信息收集模块和通信信息采集模块。其中，原始信息收集模块依附在节点内通信模块和/或节点间通信模块内，用于当其所依附的模块进行通信时，收集关于该通信行为的信息并将其传送给通信信息采集模块；通信信息采集模块用于接收来自多个原始信息收集模块的信息，并将所收集的信息发送到用户指定的地址。该装置在硬件层面上抓取多处理器之间的通信信息，不会对具体应用软件的运行带来影响，同时也具有应用软件无关性，开销小，适应性广泛等优点。
-
Patent Agency Ranking
公开(公告)号：CN103488588A
公开(公告)日：2014-01-01
申请号：CN201310467169.3
申请日：2013-10-09
Applicant: 中国科学院计算技术研究所
IPC: G06F12/14
Abstract: 本发明提供一种内存保护方法、系统及网络接口控制器。所述方法包括：由可信实体在应用程序发送的访存指令中插入KEY，所述KEY与分配给该应用程序的虚拟内存空间相对应；以及，由网络接口控制器参照内存保护表判断所述访存指令是否具有访存权限，以决定是否允许访存指令的执行。本发明为多计算机节点系统中的各个节点提供了内存保护，防止应用程序因误操作或者恶意操作而产生的不良后果；此外，本发明还提高了I/O操作的性能。
-
公开(公告)号：CN102096655B
公开(公告)日：2013-02-20
申请号：CN201110033760.9
申请日：2011-01-31
Applicant: 中国科学院计算技术研究所
IPC: G06F15/173 , G06F9/46
Abstract: 本发明公开了一种移动HPC系统及其实现方法，该系统由计算节点和用户终端组成，计算节点和用户终端通过网线相互连接交互数据，所述计算节点包括智能代理模块，所述用户终端包括：用户世界模块、虚拟机模块、资源供应服务模块、加载器模块，其中所述用户终端上安装有视窗操作系统，在操作系统中安装有用户世界模块，其用于将用户的请求提交给资源供应服务模块。其作用在视窗系统中操作HPC系统从而获得更高的运行速度。
-
公开(公告)号：CN101216781B
公开(公告)日：2011-03-23
申请号：CN200710304657.7
申请日：2007-12-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种多处理器系统、装置及方法。该系统包括：多个处理器节点，其中每个处理器节点包括至少两个处理器，I/O总线，处理器间的共享资源，处理器节点之间通过互连网络连接，其中每个处理器节点还包括一个硬件锁装置，所述硬件锁装置，包括多个硬件锁，网络接口，I/O总线接口，全局地址配置模块和本地地址配置模块；该实现方法包括下列步骤：多处理器系统中的一处理器访问一共享资源时，该处理器通过不同的寻址方式向与该预期的共享资源相关联的硬件锁发出测试请求；对与该预期的共享资源相关联的硬件锁进行测试，通过不同寻址方式获取预期的共享资源。其能够提供简单、快速的锁实现。
-
公开(公告)号：CN100368957C
公开(公告)日：2008-02-13
申请号：CN200510066315.7
申请日：2005-04-22
Applicant: 中国科学院计算技术研究所
IPC: G06F1/16
Abstract: 本发明公开了一种多IO扩展接口的服务器主板装置，包括AMD Opteron(皓龙)中央处理器，HT总线控制器，和外围扩展插槽，其中，HT总线控制器包括3个AMD8131HT总线桥接芯片和1个AMD8111 HT总线I/O集线器；外围扩展插槽包括12个PCI-X插槽，2个PCI插槽，8个DDR内存插槽，以及一系列的低速外围接口设备；本发明所支持的所有I/O接口均采用通用的PCI-X和PCI插槽，通用型强；本发明最多可以支持12条64位/133MHz的PCI-X插槽，充足地满足各种IO请求的需要，扩展性好；并且还可以根据预留的8位HT总线接口，级联其它的HT总线设备，进一步增强主板的扩展能力；本发明克服现有技术中服务器大量IO请求的处理瓶颈，提高了服务器主板处理IO请求的性能。
-
公开(公告)号：CN100345438C
公开(公告)日：2007-10-24
申请号：CN200410098919.5
申请日：2004-12-15
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开一种面向HFC接入的视频服务器QAM调制卡，用于将HFC接入视频服务器接入到HFC网络，该QAM调制卡包括：PCI接口单元1、存储单元2、处理单元3、QAM调制单元5、频率合成单元6、正交调制单元7和功放单元8。本发明的优点在于：提供了一种集成度高，使用方便的QAM调制卡，实现了视频服务器HFC接入功能，并精简了HFC前端复杂的设备构成，减少了成本，降低了系统不可靠性；采用了二级流水结构，使得服务器与QAM调制卡对码流的处理和传输相对独立，确保视频服务器输出码流最大可能地按照节目原始码率依据DVB协议输出，并且软硬件间传输周期和传输算法的一致性使软件对PCR校正成为可能。
-
-
-
-
-
-
-
-
-
Search Results
161
records
(took 0.041 seconds)
