一种用于分子动力学的芯片架构模拟系统

    公开(公告)号:CN120032731A

    公开(公告)日:2025-05-23

    申请号:CN202510216967.1

    申请日:2025-02-26

    Abstract: 本发明提供一种用于分子动力学的芯片架构模拟系统,用于模拟面向DeePMD模型的加速器的受力计算过程,该系统包括可编程IO模块、地址映射模块、数据传输模块和异构加速器,可编程IO模块用于通过主机访问和控制异构加速器;地址映射模块用于建立内存与异构加速器间的映射关系;数据传输模块用于根据映射关系执行内存与异构加速器间的数据传输,包括传输原子信息;异构加速器包括:计算逻辑子模块,用于根据原子信息模拟DeePMD模型对原子的受力计算过程,得到原子的受力,并统计受力计算时间;资源建模子模块,用于评估计算逻辑子模块在受力计算过程中的资源占用率;并行度调度子模块,用于以最小化受力计算时间为优化目标,优化计算逻辑子模块的并行度。

    一种数据的传输方法及系统

    公开(公告)号:CN114928573B

    公开(公告)日:2024-09-24

    申请号:CN202210558480.8

    申请日:2022-05-20

    Abstract: 本发明实施例提供了一种数据的传输方法,包括:在与接收方建立的连接上发送一个数据包,其中,每个连接设有对应的连接号;根据所发送的数据包产生一个对应的发送事件,所述发送事件指示针对所述数据建立的连接的连接号以及所述数据包的发送序列号;响应于发送事件,调整为对应连接中发送数据包的计数的数值,并确定当前计数的数值是否达到指定的冗余发送阈值,若是,则根据发送事件中的发送序列号复制对应的数据包,以作为冗余数据包发出,其中,冗余发送阈值与所述连接对应的丢包情况相关。本发明实施例的技术方案通过在计数的数值达到指定的冗余发送阈值时,主动复制对应的数据包,以作为冗余数据包再次发出,在一定程度上降低了接收方的丢包概率,从而提升网络整体性能。

    一种进程热迁移方法、装置、电子设备及存储介质

    公开(公告)号:CN118245189A

    公开(公告)日:2024-06-25

    申请号:CN202410412752.2

    申请日:2024-04-07

    Abstract: 本发明公开了一种进程热迁移方法、装置、电子设备以及存储介质,进程迁移方法包括以下步骤:进程转储步骤:冻结正在进行的进程,获取所述进程的数据为第一数据,将所述第一数据以一组织形式进行准备,流水线压缩所述准备的第一数据后写入镜像文件;进程恢复步骤:获取所述镜像文件中的数据为第二数据,流水线解压缩所述第二数据后恢复至相应位置。本发明的方法通过流水线将压缩的开销隐藏到原有的数据准备、数据处理的过程中,解决了数据压缩占用资源大的问题。

    一种多根CPU下的PCIe交换芯片上、下游端口路由表构建方法

    公开(公告)号:CN114265804B

    公开(公告)日:2024-06-11

    申请号:CN202111587159.4

    申请日:2021-12-23

    Abstract: 本发明提供了一种多根CPU下的PCIe交换芯片上、下游游端口路由表构建方法,用于构建上、下游端口路由表,所述PCIe芯片被划分为多个虚拟交换机,每一个虚拟交换机配置有唯一的虚拟机交换标识,每个虚拟交换机均包括一个上游端口和多个下游端口,其中,上游端口路由表构建方法包括:在每个虚拟交换机的上游端口重复执行如下步骤直至完成上游端口到当前虚拟交换机下的所有下游端口的路由表项构建:S1、上游端口捕获与其相连的操作系统下发的包含当前上游端口所属虚拟交换机标识的且与下游端口路由相关的配置包;S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建当前虚拟交换机下的上游端口路由表项。

    一种用于深度学习的芯粒互联系统

    公开(公告)号:CN117151183A

    公开(公告)日:2023-12-01

    申请号:CN202311122958.3

    申请日:2023-09-01

    Abstract: 本发明提供了一种用于深度学习的芯粒互联系统,所述芯粒中每个芯粒设有电光通信端口,所述芯粒分为CPU芯粒和GPU芯粒,所述系统包括:至少一个CPU芯粒,其用于管控深度学习任务相关数据的收发与任务执行流程,并且所述CPU芯粒设有电光通信端口;多个GPU芯粒,其用于根据深度学习任务相关数据执行深度学习任务,并且所述GPU芯粒设有电光通信端口;多个阵列波导光栅路由器,其用于对以光波承载的深度学习任务相关的数据,其中,所述阵列波导光栅路由器与所述芯粒通过3D堆叠技术封装在不同的芯片层;多个硅光收发器,其每个硅光收发器用于一个芯粒的电光通信端口与对应阵列波导光栅路由器之间的连接与电光信号转换。

    一种用于RDMA通信设备的DMA通信系统及方法

    公开(公告)号:CN113742267B

    公开(公告)日:2023-10-27

    申请号:CN202111041270.3

    申请日:2021-09-07

    Abstract: 本发明提供一种用于RDMA通信设备的DMA系统,包括多个数据处理通道(10)、仲裁模块(20)、中断处理模块(30)和数据分配模块(40),其中,每个数据处理通道(10)用于接收对本地数据的读请求、写请求以及读响应;仲裁模块(20)用于调度多个数据处理通道(10)中的读请求或写请求;中断处理模块(30)用于对所收到的中断请求进行合并处理;数据分配模块(40)用于分配读响应数据到相应的数据处理通道(10)。基于本发明的实施例,本发明的优点在于减少了频繁的中断对计算机系统造成的大量上下文切换开销,保证了中断请求和数据写请求的序的关系,实现了可配置数量的数据处理通道,可以灵活满足RDMA通信设备对不同数量的数据处理通道的需求。

    一种远程内存访问的系统及方法

    公开(公告)号:CN115017089A

    公开(公告)日:2022-09-06

    申请号:CN202210617225.6

    申请日:2022-06-01

    Abstract: 本发明提供一种远程内存访问的系统,包括网络接口设备,该设备包括:加解密模块,用于获取缓冲区的信息,该信息包括缓冲区的唯一标识符、虚拟地址、长度和物理地址,加解密模块针对每个缓冲区生成对应密钥,基于密钥对缓冲区的物理地址进行加密,生成缓冲区的物理地址密文;权限记录模块,用于记录每个缓冲区对应的包含其缓冲区的唯一标识符、虚拟地址、长度和密钥信息的权限验证信息;响应处理模块,用于根据缓冲区的权限验证信息验证请求端对指定缓冲区是否具有访问权限,获取通过验证的请求端所指定缓冲区的物理地址密文解密后得到的指定缓冲区的物理地址;内存访问模块,用于根据指定缓冲区的物理地址授权请求端访问缓冲区的。

    一种多根CPU下的PCIe交换芯片上、下游端口路由表构建方法

    公开(公告)号:CN114265804A

    公开(公告)日:2022-04-01

    申请号:CN202111587159.4

    申请日:2021-12-23

    Abstract: 本发明提供了一种多根CPU下的PCIe交换芯片上、下游游端口路由表构建方法,用于构建上、下游端口路由表,所述PCIe芯片被划分为多个虚拟交换机,每一个虚拟交换机配置有唯一的虚拟机交换标识,每个虚拟交换机均包括一个上游端口和多个下游端口,其中,上游端口路由表构建方法包括:在每个虚拟交换机的上游端口重复执行如下步骤直至完成上游端口到当前虚拟交换机下的所有下游端口的路由表项构建:S1、上游端口捕获与其相连的操作系统下发的包含当前上游端口所属虚拟交换机标识的且与下游端口路由相关的配置包;S2、解析所述配置包中与路由相关的信息并根据解析到的路由相关信息构建当前虚拟交换机下的上游端口路由表项。

    一种基于智能网卡的消息发送方法以及接收方法

    公开(公告)号:CN111262868A

    公开(公告)日:2020-06-09

    申请号:CN202010052388.5

    申请日:2020-01-17

    Abstract: 本发明提供一种用于智能网卡的消息发送方法和接收方法,其中,所述智能网卡所在节点存储有为所述节点生成的密钥列表,密钥列表包含了该节点与其他节点的共享密钥,其中,系统中每一对节点有一个共享密钥,不同节点对的共享密钥不同,所述发送方法包括:根据待发送的消息生成消息头和消息内容,其中所述消息头包括消息长度信息和发送消息的源节点序号,消息内容以消息键-消息值对形式表示;基于所述消息头和消息内容以及所述密钥列表生成验证码向量;将所述消息头、消息内容以及验证码向量组成发送消息包发送。所述接收方法采用接收节点对应的密钥列表对接收到的消息进行验证,并将验证通过的消息存储在系统内存的哈希表中。

Patent Agency Ranking