-
公开(公告)号：CN110993603A
公开(公告)日：2020-04-10
申请号：CN201911252118.2
申请日：2019-12-09
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L21/8238 , H01L29/06 , H01L29/51
Abstract: 本发明提供一种半导体结构及其形成方法，该方法包括：提供衬底；在衬底上形成沟道层；对沟道层表面进行氧化处理以形成第一界面层；对第一界面层进行第一退火处理，以将第一界面层转化为第二界面层，在第二界面层上沉积第一非晶态高介电常数栅介质层；或者，在第一界面层上沉积第二非晶态高介电常数栅介质层，对第一界面层和第二非晶态高介电常数栅介质层进行第二退火处理，以将第一界面层转化为第二界面层，第二非晶态高介电常数栅介质层转化为多晶态高介电常数栅介质层。通过第二界面层降低界面态密度，抑制沟道层中的Ge原子扩散进入高介电常数栅介质层；多晶态高介电常数栅介质层的高介电常数，能够满足器件对等效氧化层厚度持续缩小的需求。
-
公开(公告)号：CN110739272A
公开(公告)日：2020-01-31
申请号：CN201911028106.1
申请日：2019-10-28
Applicant: 中国科学院微电子研究所
IPC: H01L21/8234 , H01L27/088 , B82Y40/00
Abstract: 本发明提供一种与堆叠纳米线或片兼容的输入输出器件的制备方法，包括，在衬底上形成由牺牲层和第一外延层组成的叠层；去除第二区域的叠层后填充第二外延层；经过刻蚀在第一区域和第二区域分别形成第一鳍部和第二鳍部；在第一鳍部和第二鳍部同时形成第一伪栅和第二伪栅及侧墙；去除第一伪栅及被第一伪栅覆盖的第一鳍部中的牺牲层，形成堆叠纳米线或片；去除第二伪栅，在堆叠纳米线或片和被第二伪栅覆盖的第二鳍部分别淀积栅介质层和金属栅层。本发明还提供一种与堆叠纳米线或片兼容的输入输出器件。解决了两根纳米线或片之间很难填入金属栅，即使部分金属栅填入，输入输出器件电学性能仍会较差的问题。
-
公开(公告)号：CN109830525A
公开(公告)日：2019-05-31
申请号：CN201910073955.2
申请日：2019-01-25
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/336 , B82Y10/00
Abstract: 本申请提供了一种纳米线器件的制作方法，该制作方法包括：步骤S1，在衬底的表面上形成叠层部和假栅，叠层部位于衬底的表面上且包括交替设置的GeSi层和Ge层，假栅位于叠层部的远离衬底的表面上；步骤S2，采用氧化工艺，使得GeSi层的两端生成硅氧化物，Ge层的两端生成锗氧化物，且去除Ge层中被氧化生成的锗氧化物，使得剩余的Ge层和相邻的且两端具有硅氧化物的GeSi层之间形成预定长度的填充空隙；步骤S3，在填充空隙中设置内侧墙材料，形成内侧墙。该制作方法可以较容易地形成预定长度的内侧墙。
-
公开(公告)号：CN109599367A
公开(公告)日：2019-04-09
申请号：CN201811564982.1
申请日：2018-12-20
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供了一种半导体器件与其制作方法。该制作方法包括：形成第一预备半导体结构，预备半导体结构包括NMOS区和PMOS区，且NMOS区和PMOS区的裸露表面具有凹槽；在第一预备半导体结构的裸露表面上设置刻蚀停止层，刻蚀停止层包括钽、氮和非钽金属形成的化合物。该制作方法中，在具有凹槽的裸露表面上设置刻蚀停止层，该刻蚀停止层包括钽、氮和非钽金属形成的化合物，该刻蚀停止层的电阻率相对于现有技术中的Ta3N5较低，从而减小了现有技术中的栅叠层中的寄生电容，从而使得器件的电性能较好。
-
公开(公告)号：CN103545182B
公开(公告)日：2017-03-29
申请号：CN201210241699.1
申请日：2012-07-12
Applicant: 中国科学院微电子研究所
IPC: H01L21/28
Abstract: 本发明实施例公开了一种低功函数金属栅形成方法，该方法包括：提供衬底；在衬底上生长界面层薄膜；在界面层薄膜上生长高K栅介质层；在高K栅介质层上沉积金属栅功函数层；在金属栅功函数层上沉积功函数调节层；在功函数调节层上沉积填充金属，并进行热处理；进行一次热退火处理和/或二次热退火处理，其中，所述一次热退火处理在生长高K栅介质层完成后进行，所述二次热退火处理在沉积金属栅功函数层完成后进行。通过本发明实施例所提供的技术方案，可以有效增强调节层低功函数金属对于功函数的调节能力，从而实现CMOS器件在低漏电流情况下的低阈值电压。
-
Patent Agency Ranking
公开(公告)号：CN103579113B
公开(公告)日：2017-02-08
申请号：CN201210276327.2
申请日：2012-08-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L21/283 , H01L27/092
Abstract: 本发明涉及一种具有双功函数金属栅的互补场效应晶体管的制造方法，互补场效应晶体管包括第一晶体管，第二晶体管，用于隔离第一晶体管和第二晶体管的隔离结构，其特征在于，包括：在衬底上沉积栅介质层；在栅介质层上沉积第一导电材料层；以及在第一导电材料层上对应于第一晶体管的位置处形成第二导电材料层，并在对应于第二晶体管的位置处形成第三导电材料层，其中，第二导电材料层具有低于第三导电材料层的第三功函数的第二功函数。此外，本发明还涉及一种具有双功函数金属栅的互补场效应晶体管。通过本发明的技术方案，可以通过简单的工艺来实现双功函数金属栅，从而实现了CMOS的大的饱和电流并降低了阈值电压。
-
公开(公告)号：CN103545190B
公开(公告)日：2016-05-04
申请号：CN201210246572.9
申请日：2012-07-16
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/8238 , H01L29/423 , H01L27/092
CPC classification number: H01L21/823857 , H01L21/28194 , H01L21/823842 , H01L29/517 , H01L29/66545
Abstract: 本公开涉及栅极结构的形成方法、半导体器件的形成方法以及半导体器件。本公开的实施例提供一种栅极结构的形成方法，包括：提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；在所述衬底的表面上形成栅介质保护层；在所述栅介质保护层上形成刻蚀阻挡层；在所述刻蚀阻挡层上形成吸氧元素层；在所述吸氧元素层上形成第一功函数调整层；刻蚀所述nMOSFET区之上的第一功函数调整层，直至露出所述刻蚀阻挡层；在所述衬底的表面上形成第二功函数调整层；进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。本公开实施例提供的栅极结构形成方法能够有效降低等效栅氧化层厚度。
-
公开(公告)号：CN103579113A
公开(公告)日：2014-02-12
申请号：CN201210276327.2
申请日：2012-08-03
Applicant: 中国科学院微电子研究所
IPC: H01L21/8238 , H01L21/283 , H01L27/092
CPC classification number: H01L21/823842 , H01L27/0922 , H01L29/4966
Abstract: 本发明涉及一种具有双功函数金属栅的互补场效应晶体管的制造方法，互补场效应晶体管包括第一晶体管，第二晶体管，用于隔离第一晶体管和第二晶体管的隔离结构，其特征在于，包括：在衬底上沉积栅介质层；在栅介质层上沉积第一导电材料层；以及在第一导电材料层上对应于第一晶体管的位置处形成第二导电材料层，并在对应于第二晶体管的位置处形成第三导电材料层，其中，第二导电材料层具有低于第三导电材料层的第三功函数的第二功函数。此外，本发明还涉及一种具有双功函数金属栅的互补场效应晶体管。通过本发明的技术方案，可以通过简单的工艺来实现双功函数金属栅，从而实现了CMOS的大的饱和电流并降低了阈值电压。
-
公开(公告)号：CN102299156B
公开(公告)日：2014-02-12
申请号：CN201010220686.7
申请日：2010-06-28
Applicant: 中国科学院微电子研究所
IPC: H01L27/092 , H01L29/51 , H01L21/8238 , H01L21/28
Abstract: 本发明是在栅极替代工艺(Replacement gate或Gate last)制备CMOS晶体管过程中，在NMOS器件区域和PMOS器件区域形成高k栅介质层后，分别形成属于NMOS区域的第一功函数调节介质层和属于PMOS区域的第二功函数调节介质层，以分别调节NMOS器件、PMOS器件的阈值电压，而且由于采用介质材料形成，其更容易选择性刻蚀，有利于进行工艺控制，而且也缓解了对双金属栅材料研究的压力。
-
公开(公告)号：CN103545190A
公开(公告)日：2014-01-29
申请号：CN201210246572.9
申请日：2012-07-16
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/8238 , H01L29/423 , H01L27/092
CPC classification number: H01L21/823857 , H01L21/28194 , H01L21/823842 , H01L29/517 , H01L29/66545
Abstract: 本公开涉及栅极结构的形成方法、半导体器件的形成方法以及半导体器件。本公开的实施例提供一种栅极结构的形成方法，包括：提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；在所述衬底的表面上形成栅介质保护层；在所述栅介质保护层上形成刻蚀阻挡层；在所述刻蚀阻挡层上形成吸氧元素层；在所述吸氧元素层上形成第一功函数调整层；刻蚀所述nMOSFET区之上的第一功函数调整层，直至露出所述刻蚀阻挡层；在所述衬底的表面上形成第二功函数调整层；进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。本公开实施例提供的栅极结构形成方法能够有效降低等效栅氧化层厚度。
-
-
-
-
-
-
-
-
-
Search Results
126
records
(took 0.045 seconds)
