-
公开(公告)号：CN110827912A
公开(公告)日：2020-02-21
申请号：CN201910724921.5
申请日：2019-08-06
Applicant: 三星电子株式会社
Abstract: 单独控制多个存储器单元的存储器控制器的操作方法包括：基于多个控制信号从多个存储器单元读取各个分段；基于分段产生输出码字；对输出码字执行纠错解码；当纠错解码的结果指示成功时，基于纠错解码的结果更新分别与多个存储器单元相对应的多个累积错误模式信息中的至少一个；以及当纠错解码的结果指示失败时，基于多个累积错误模式信息中的至少一个来调节多个控制信号中的至少一个。
-
公开(公告)号：CN110795271A
公开(公告)日：2020-02-14
申请号：CN201910583884.0
申请日：2019-07-01
Applicant: 三星电子株式会社
Abstract: 一种纠错电路接收包括用户数据和奇偶校验码的码字，并对用户数据执行纠错操作。该电路包括第一缓冲器、解码器、第二缓冲器和处理器。第一缓冲器存储码字并顺序地输出通过划分码字而获得的子组数据。解码器针对从第一缓冲器接收的每个子组数据生成完整性数据，并使用奇偶校验码对用户数据执行纠错操作。第二缓冲器顺序地存储针对每个子组数据的完整性数据。当在第二缓冲器中更新至少一个完整性数据时，处理器基于存储在第二缓冲器中的完整性数据确定在码字中是否存在错误。
-
-
公开(公告)号：CN103778962B
公开(公告)日：2019-04-16
申请号：CN201310511873.4
申请日：2013-10-25
Applicant: 三星电子株式会社
Abstract: 提供了一种存储系统及其读取方法，所述存储系统包括：比特计数器和回归分析器。比特计数器被配置为基于使用多个不同的读取电压从所选择的存储单元中读取的数据来生成多个计数值，所述多个计数值中的每一个指示具有多个不同的读取电压中的一对读取电压之间的阈值电压的、存储设备的存储单元的数目。回归分析器被配置为使用回归分析而基于所述多个计数值来为所选择的存储单元确定读取电压。
-
公开(公告)号：CN108735253A
公开(公告)日：2018-11-02
申请号：CN201710260714.X
申请日：2017-04-20
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了一种非易失性存储器存储系统。非易失性存储器存储系统包括多个存储器单元和存储器控制器，存储器控制器被配置为基于多个读取电压向非易失性存储器装置传输读取命令。非易失性存储器装置基于所述多个读取电压之中的第一读取电压对N个电平之中的第一电平执行第一读取操作，对所述多个存储器单元之中的响应于第一读取电压的导通单元的数量进行计数，根据导通单元的计数的数量与参考单元的数量的比较结果调整所述多个读取电压之中的将要用于对所述N个电平之中的第一电平或第二电平执行第二读取操作的第二读取电压的电平。
-
Patent Agency Ranking
公开(公告)号：CN107634764A
公开(公告)日：2018-01-26
申请号：CN201710590347.X
申请日：2017-07-19
Applicant: 三星电子株式会社
IPC: H03M13/11
CPC classification number: G06F11/1068 , G06F11/1012 , G11C29/52 , H03M13/1111 , H03M13/3723 , H03M13/6325
Abstract: 本申请提供一种解码器和包括该解码器的存储控制器。该解码器包括：通道映射器，其配置为基于硬判决信息和软判决信息生成多个通道接收值；强错误检测器，其配置为使用多个校验节点消息和通道接收值确定强错误是否发生，并且根据确定结果校正通道接收值以产生经校正的通道接收值；变量节点单元，其配置为使用校验节点消息和经校正的通道接收值产生多个变量节点消息；以及校验节点单元，其配置为使用变量节点消息产生校验节点消息。变量节点单元包括多个变量节点，并且校验节点单元包括多个校验节点。
-
公开(公告)号：CN107039072A
公开(公告)日：2017-08-11
申请号：CN201611115475.0
申请日：2016-12-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C11/5628 , G11C11/5635 , G11C16/0466 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/3459 , G11C2211/5621 , G11C2211/5642 , G11C2211/5648 , G11C16/0475 , G11C16/107 , G11C29/12 , G11C2029/1202 , G11C2029/1204
Abstract: 一种非易失性存储器设备，包括：存储单元阵列，包括多个存储单元；行译码器电路，通过多个字线连接到存储单元阵列；以及页面缓冲器电路，通过位线连接到存储单元阵列。在读操作期间，行译码器电路向所选择的字线施加读电压。在关于连接到所选择的字线的存储单元的N个逻辑页面(N为正整数)中的每个所执行的读操作期间，行译码器电路向所选择的字线施加邻近的N个读电压当中的一读电压，而不向所选择的字线施加邻近的N个读电压当中的其他读电压。邻近的N个读电压包括读电压当中的第二高的读电压。
-
公开(公告)号：CN103824599A
公开(公告)日：2014-05-28
申请号：CN201310575217.0
申请日：2013-11-15
Applicant: 三星电子株式会社
IPC: G11C29/42
CPC classification number: G06F11/1048 , G06F11/1076 , G06F11/1435 , G06F12/0804 , G06F12/0868 , H03M13/09 , H03M13/2942
Abstract: 公开了存储器控制器的部分数据改变方法、用于在存储器装置的部分数据被改变时生成新奇偶性的存储器控制器、存储器系统、以及操作存储器控制器以更新奇偶性信息的方法。一种存储器控制器的部分数据改变方法包括：从主机接收改变部分数据的请求；计算从所述主机提供的新数据与所述旧数据之间的数据差异；利用所述数据差异和从所述存储器装置读取的旧奇偶性来计算新奇偶性；以及将所述新数据和所述新奇偶性存储在所述存储器装置处。
-
公开(公告)号：CN102479556A
公开(公告)日：2012-05-30
申请号：CN201110363250.8
申请日：2011-11-16
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C11/5642 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/004 , G11C16/26
Abstract: 在一个实施例中，一种用于读取非易失性存储器单元阵列中的存储器单元的方法包括基于单个读取命令，使用硬决策电压集合和至少第一软决策电压集合从存储器单元读取数据。
-
公开(公告)号：CN110795271B
公开(公告)日：2024-12-24
申请号：CN201910583884.0
申请日：2019-07-01
Applicant: 三星电子株式会社
Abstract: 一种纠错电路接收包括用户数据和奇偶校验码的码字，并对用户数据执行纠错操作。该电路包括第一缓冲器、解码器、第二缓冲器和处理器。第一缓冲器存储码字并顺序地输出通过划分码字而获得的子组数据。解码器针对从第一缓冲器接收的每个子组数据生成完整性数据，并使用奇偶校验码对用户数据执行纠错操作。第二缓冲器顺序地存储针对每个子组数据的完整性数据。当在第二缓冲器中更新至少一个完整性数据时，处理器基于存储在第二缓冲器中的完整性数据确定在码字中是否存在错误。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.041 seconds)
