公开(公告)号：CN114068457A

公开(公告)日：2022-02-18

申请号：CN202110886149.4

申请日：2021-08-03

Applicant: 三星电子株式会社

Inventor： 金承允 ,  沈在龙 ,  韩智勋

IPC: H01L23/48 ,  H01L23/522

Abstract: 本发明公开了一种半导体器件及其制造方法，该半导体器件包括：有源区；第一栅极结构，具有彼此相反的第一侧和第二侧；第一和第二金属接触；第一和第二沟槽；以及绝缘材料，填充第一沟槽以在有源区内形成第一有源切割部，其中第一有源切割部限定在有源区中的第一金属区域，第一金属接触位于第一金属区域中，该第一金属区域由沿着第一方向从第一有源切割部的起点延伸的第一虚拟线、从第一有源切割部的终点沿着第一方向延伸的第二虚拟线以及第一有源切割部围绕，从第一金属接触到第一虚拟线的第一距离小于从第一金属接触到第二虚拟线的第二距离，其中第一栅极结构和有源区重叠的区域沿着第一方向的长度比第一沟槽和第二沟槽中的每个在第一方向上的长度长。

公开(公告)号：CN106992181B

公开(公告)日：2021-12-17

申请号：CN201611179008.4

申请日：2016-12-19

Applicant: 三星电子株式会社

Inventor： 李星勋 ,  尹石重 ,  李昌燮 ,  曹盛纯 ,  韩智勋

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 本发明公开了三维(3D)半导体器件，其中一种3D半导体器件包括包含层叠在基板上的第一叠层和第二叠层的叠层结构。第一叠层和第二叠层的每个包括第一电极和在第一电极上的第二电极。第一叠层的第二电极的侧壁与第二叠层的第二电极的侧壁水平地间隔开第一距离。在第一叠层和第二叠层的每个中，第一电极的侧壁与第二电极的侧壁水平地间隔开第二距离。第二距离小于第一距离的一半。

公开(公告)号：CN112802856A

公开(公告)日：2021-05-14

申请号：CN202011266603.8

申请日：2020-11-13

Applicant: 三星电子株式会社

Inventor： 柳孝俊 ,  孙荣晥 ,  姜书求 ,  文齐琡 ,  全政勋 ,  金森宏治 ,  韩智勋

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 一种半导体器件包括：堆叠在衬底上的栅极层、延伸穿过栅极层的沟道层、设置在沟道层上的串选择栅极层、以及延伸穿过串选择栅极层以接触沟道层的串选择沟道层。串选择沟道层包括在串选择栅极层下方且包含第一突出区域的第一部分、延伸穿过串选择栅极层的第二部分、以及在串选择栅极层上方且包含第二突出区域的第三部分。

公开(公告)号：CN112635483A

公开(公告)日：2021-04-09

申请号：CN202010661124.X

申请日：2020-07-10

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜书求 ,  安钟善 ,  韩智勋

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种三维存储器件。该三维存储器件可以包括衬底、单元堆叠、串选择线栅电极、下垂直沟道结构、上垂直沟道结构和位线。串选择线栅电极可以包括下串选择线栅电极和形成在下串选择线栅电极的上表面上的上串选择线栅电极。下串选择线栅电极可以包括N‑掺杂的多晶硅。上串选择线栅电极可以包括硅化物。

公开(公告)号：CN112310088A

公开(公告)日：2021-02-02

申请号：CN202010721833.2

申请日：2020-07-24

Applicant: 三星电子株式会社

Inventor： 孙荣晥 ,  姜书求 ,  韩智勋

IPC: H01L27/11517 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11556

Abstract: 公开了一种半导体器件。所述半导体器件包括：沟道结构，位于基底上并且沿垂直于基底的顶表面的第一方向延伸；多个栅电极，位于基底上并且在沟道结构的侧壁上沿第一方向彼此间隔开；以及栅极绝缘层，位于所述多个栅电极中的每个与沟道结构之间，其中，沟道结构包括：体栅极层，沿第一方向延伸；电荷存储结构，围绕体栅极层的侧壁；以及沟道层，围绕电荷存储结构的侧壁。

公开(公告)号：CN111863828A

公开(公告)日：2020-10-30

申请号：CN202010332058.1

申请日：2020-04-24

Applicant: 三星电子株式会社

Inventor： 姜信焕 ,  孙荣晥 ,  李海旻 ,  金森宏治 ,  韩智勋

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11565

Abstract: 一种竖直半导体装置可包括堆叠结构和多个沟道结构。堆叠结构可包括交替和重复地堆叠在衬底上的绝缘层和栅极图案。堆叠结构可在平行于衬底的上表面的第一方向上延伸。栅极图案可包括至少多个第一栅极图案。堆叠结构可包括第一栅极图案之间的牺牲图案。沟道结构可穿过堆叠结构。沟道结构中的每一个可延伸至衬底的上表面，并且沟道结构中的每一个可包括电荷存储结构和沟道。沟道结构中的一些可穿过堆叠结构中的牺牲图案到达衬底的上表面，并且可延伸至衬底的上表面。

公开(公告)号：CN106910742A

公开(公告)日：2017-06-30

申请号：CN201611067114.3

申请日：2016-11-23

Applicant: 三星电子株式会社

Inventor： 尹石重 ,  李星勋 ,  韩智勋 ,  郑容沅 ,  曹盛纯

IPC: H01L27/115 ,  H01L27/11578

CPC classification number: H01L23/5283 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/5226 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/115

Abstract: 提供一种垂直存储器装置及其制造方法。所述装置可以包括栅极线结构，栅极线结构包括在第一方向上堆叠并在第二方向上延伸的栅极线。所述装置也可以包括第一台阶图案结构和第二台阶图案结构，第一台阶图案结构包括从栅极线延伸的延伸栅极线并包括第一台阶层，第二台阶图案结构接触第一台阶图案结构，包括延伸栅极线并包括第二台阶层。第n个延伸栅极线(n为偶数)可以设置在每一个第一台阶层的上部处，第n‑1个延伸栅极线可以设置在每一个第二台阶层的上部处。第n‑1个延伸栅极线的暴露部中的每一个用作焊盘区，焊盘区具有不同的面积。

公开(公告)号：CN215496716U

公开(公告)日：2022-01-11

申请号：CN202121277841.9

申请日：2021-06-08

Applicant: 三星电子株式会社

Inventor： 赵相渊 ,  金森宏治 ,  郑光泳 ,  韩智勋

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

Abstract: 半导体器件包括：衬底，包括第一板部分和第二板部分；堆叠结构，包括交替地堆叠在衬底上的层间绝缘层和栅电极；在第一板部分上的第一块分隔结构和在第二板部分上的第二块分隔结构，第一块分隔结构和第二块分隔结构中的每个包括第一分隔区域；单元阵列分隔结构，包括连接到第一分隔区域的第二分隔区域；以及穿透堆叠结构的沟道结构，其中，堆叠结构包括：第一堆叠结构，通过第一块分隔结构的第一分隔区域分开并在第一方向上延伸；第二堆叠结构，通过第二块分隔结构的第一分隔区域分开；以及至少一个第三堆叠结构，通过单元阵列分隔结构与第一堆叠结构和第二堆叠结构分开。