半导体装置和包括该半导体装置的数据存储系统

    公开(公告)号:CN115696930A

    公开(公告)日:2023-02-03

    申请号:CN202210895322.1

    申请日:2022-07-26

    Abstract: 提供了一种半导体装置和包括该半导体装置的数据存储系统。该半导体装置包括:下结构,其包括半导体衬底和半导体衬底上的电路装置;堆叠结构,其包括在竖直方向上交替的层间绝缘层和栅电极;以及沟道结构,其穿透堆叠结构。沟道结构包括核心绝缘层、沟道层、栅极电介质层和沟道焊盘。沟道焊盘的一部分在水平方向上与栅电极之中的最上面的栅电极重叠。沟道焊盘包括第一焊盘层和第一焊盘层上的第二焊盘层。第二焊盘层包括掺杂有杂质并且具有N型导电性的掺杂的多晶硅。第一焊盘层包括未掺杂的多晶硅区域和掺杂的多晶硅区域中的至少一个,该掺杂的多晶硅区域具有N型导电性,并且具有比第二焊盘层的杂质浓度低的杂质浓度。

    半导体存储器件的延迟电路和半导体存储器件

    公开(公告)号:CN107527647B

    公开(公告)日:2021-04-20

    申请号:CN201710478004.4

    申请日:2017-06-21

    Abstract: 一种半导体存储器件的延迟电路包括延迟链、第一相位转换器和第二相位转换器。延迟链连接在输入端子和输出端子之间,包括2N个延迟单元,并延迟第一中间信号以产生第二中间信号。第一相位转换器连接到输入端子,并且向延迟链提供第一中间信号,其中第一中间信号是通过响应于控制信号将输入信号的相位反相或者通过保持输入信号的相位而产生的。第二相位转换器连接到输出端子,并且通过响应于控制信号将第二中间信号的相位反相或通过保持第二中间信号的相位而产生输出信号。

    双极化天线和包括该双极化天线的电子装置

    公开(公告)号:CN112119540A

    公开(公告)日:2020-12-22

    申请号:CN202080002639.7

    申请日:2020-02-12

    Abstract: 一种电子装置包括壳体和设置在壳体的空间中的天线结构。该天线结构包括印刷电路板(PCB)和至少一个导电贴片,印刷电路板(PCB)至少部分地包括接地层,所述至少一个导电贴片在第二方向上设置在PCB上并配置为发送和/或接收具有在约3GHz与约100GHz之间的频率的第一信号和第二信号。导电贴片包括第一馈电器和第二馈电器。第一馈电器设置在第一虚拟线上并配置为发送和/或接收具有第一极化的第一信号,该第一虚拟线穿过导电贴片的中心并相对于穿过所述中心且垂直于第二方向的虚拟轴线形成第一角度。第二馈电器设置在第二虚拟线上并配置为发送和/或接收具有垂直于第一极化的第二极化的第二信号,该第二虚拟线穿过所述中心并相对于所述虚拟轴线形成第二角度。第一角度和第二角度之和基本上为90度。

    包括天线的电子装置
    87.
    发明公开

    公开(公告)号:CN111386692A

    公开(公告)日:2020-07-07

    申请号:CN201880076661.9

    申请日:2018-11-21

    Abstract: 电子装置包括:第一导电板;与第一导电板间隔开并平行于第一导电板设置的第二导电板;设置在第一导电板和第二导电板之间的空间中的导电元件;无线通信电路,其与第一导电板和导电元件电连接;以及印刷电路板,与第一导电板的至少一侧、第二导电板的至少一侧以及导电元件的一端联接。无线通信电路被配置为使用第一导电板和第二导电板发送/接收具有垂直极化特性的第一射频(RF)信号,并使用导电元件发送/接收具有水平极化特性的第二RF信号。

    具有鳍型有源区的半导体装置及其制造方法

    公开(公告)号:CN111384049A

    公开(公告)日:2020-07-07

    申请号:CN201911191687.0

    申请日:2019-11-28

    Abstract: 一种半导体装置包括衬底的第一区中的第一鳍型图案。第一鳍型图案包括具有由第一沟槽限定的对应的侧壁的多个间隔开的鳍。提供了与第一鳍型图案交叉的第一栅极结构。第二鳍型图案设置在衬底的第二区中。第二鳍型图案包括具有由第二沟槽限定的侧壁的鳍。提供了与第二鳍型图案交叉的第二栅极结构。场绝缘膜填充第一沟槽的至少一部分以及第二沟槽的至少一部分。场绝缘膜具有第一上表面和第二上表面,第一上表面与第一鳍型图案的至少一个侧壁接触并且与第一沟槽的底部间隔开第一高度,第二上表面与第二鳍型图案的侧壁接触并且与第二沟槽的底部间隔开与第一高度不同的第二高度。

    半导体存储装置和存储系统

    公开(公告)号:CN109903793A

    公开(公告)日:2019-06-18

    申请号:CN201810813761.7

    申请日:2018-07-23

    Inventor: 崔训对 郑载勋

    Abstract: 提供了一种半导体存储装置和一种存储系统。所述半导体存储装置对时钟信号进行分频以生成第一时钟信号和第二时钟信号,响应于所述第一时钟信号而输出片选信号作为第一片选信号,响应于所述第二时钟信号而输出缓冲的片选信号作为第二片选信号,响应于所述第二时钟信号而输出所述第一片选信号作为第三片选信号,响应于所述第一时钟信号而输出缓冲的命令和地址作为第一命令和地址,响应于所述第二时钟信号而输出所述缓冲的命令和地址作为第二命令和地址,响应于所述第一时钟信号而输出所述第一片选信号作为第一选择信号,并且响应于所述第二时钟信号而输出所述第三片选信号作为第二选择信号。

    支持多输入移位寄存器功能的输入输出电路及存储器件

    公开(公告)号:CN109584944A

    公开(公告)日:2019-04-05

    申请号:CN201710906893.X

    申请日:2017-09-29

    Abstract: 输入-输出电路包括接收电路和寄存器电路。接收电路通常在正常写入模式中和测试写入模式中根据正常写入协议进行操作。接收电路接收多个输入信号以生成多个锁存信号。寄存器电路在测试写入模式中基于锁存信号生成多个测试结果信号。输入-输出电路可以根据正常写入路径和正常写入协议执行多输入移位寄存器(MISR)功能。由于在与正常写入操作相同的定时条件下执行MISR功能,因此可以有效地执行MISR功能而不考虑用于测试写入操作的附加定时调整。

Patent Agency Ranking