-
公开(公告)号：CN119364787A
公开(公告)日：2025-01-24
申请号：CN202411385013.5
申请日：2024-09-30
Applicant: 浙江大学
Abstract: 本发明涉及半导体技术领域中的一种新型逆导型IGBT器件及制备方法，包括：第一阳极结构；第二阳极结构，第二阳极结构与第一阳极结构位于同一表面，且第二阳极结构与第一阳极结构通过N型漂移层相连；漂移区结构，漂移区结构设置于第一阳极结构和第二阳极结构上，漂移区结构与第二阳极结构形成第一PN结势垒，漂移区结构与第一阳极结构形成第二PN结势垒；栅极结构，栅极结构设置于漂移区结构背离第一阳极结构的表面上；阴极结构，阴极结构设置在栅极结构上，解决了器件由单极工作模式过渡到双极工作模式时出现的回跳现象所带来的电流错分问题。
-
公开(公告)号：CN119092532A
公开(公告)日：2024-12-06
申请号：CN202411585936.5
申请日：2024-11-08
Applicant: 浙江大学
IPC: H01L29/06 , H01L29/872 , H01L29/861 , H01L29/739 , H01L29/78 , H01L21/329 , H01L21/331 , H01L21/336 , H01L21/265 , H01L21/324
Abstract: 本发明涉及半导体技术领域中的一种交错浮岛器件及其快速开通结构和自对准的制造方法，交错浮岛器件包括表面层、底层和漂移区，漂移区包括若干组外延层和若干组浮岛层，浮岛层交错布局，浮岛层中的浮岛由两个掺杂区构成，至少两组浮岛层的浮岛在俯视方向下部分重叠或者无重叠，每两组外延层之间设置有一组浮岛层，或每两组浮岛层之间设置有一组外延层，其中快速开通结构的浮岛层中设置有重掺杂反型区。浮岛采用两个掺杂区有利于使退火后浮岛掺杂浓度接近理想均匀分布，并且有利于增大浮岛的结电容，降低开启电压。交错设置的浮岛具有减小多次开通后空间电荷对电流的阻碍的优点，缓解了浮岛器件在多次开通后导通能力下降的问题。
-
公开(公告)号：CN117766574A
公开(公告)日：2024-03-26
申请号：CN202311611634.6
申请日：2023-11-28
Applicant: 浙江大学 , 斯达半导体股份有限公司
IPC: H01L29/739 , H01L21/331 , H01L29/423
Abstract: 本发明涉及半导体技术领域中的一种逆导IGBT半导体器件及制备方法，包括漂移层结构、阴极结构和栅极结构，阴极结构与栅极结构均设置在漂移层结构上，漂移层结构上嵌入设置有PT阳极沟槽栅、第一阳极区、第二阳极区和PR阳极区，其中，PT阳极沟槽栅、第一阳极区和第二阳极区上分别设置有互不接触的阳极电极，第一阳极区设置在PT阳极沟槽栅的一侧，且第一阳极区的外围设置有与PT阳极沟槽栅接触设置的缓冲层，第二阳极区和PR阳极区设置在PT阳极沟槽栅的另一侧，PR阳极区设置在第二阳极区远离阳极电极的一端面上，PR阳极区远离第二阳极区的一端面设置有与PT阳极沟槽栅接触设置的缓冲层，解决了器件在单极工作模式过渡到双极模式时，出现的回跳问题。
-
公开(公告)号：CN117637844A
公开(公告)日：2024-03-01
申请号：CN202311390674.2
申请日：2023-10-23
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种沟槽型MOSFET器件及沟槽型MOSFET器件的制造方法，沟槽型MOSFET器件包括元胞结构，元胞结构包括半导体基片、阱区、源区、沟槽、绝缘栅结构、源极金属层和漏极，阱区设于半导体基片的部分区域内，源区设于阱区的上表层，沟槽贯穿阱区，且延伸至半导体基片内，绝缘栅结构包括位于沟槽内的栅极。源极金属层设于半导体基片的上表面，漏极设于半导体基片背离源极金属层的一侧表面上。源极金属层与半导体基片之间形成欧姆接触，或源极金属层与半导体基片之间形成欧姆接触及肖特基接触。集成的体二极管和金属氧化物半导体场效应晶体管共用半导体基片和终端区域，减小了沟槽型MOSFET器件占用的封装面积。
-
公开(公告)号：CN117613088A
公开(公告)日：2024-02-27
申请号：CN202311379034.1
申请日：2023-10-23
Applicant: 浙江大学杭州国际科创中心
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种沟槽型MOSFET器件及沟槽型MOSFET器件的制造方法，沟槽型MOSFET器件包括元胞结构，元胞结构包括半导体基片、阱区、至少一个屏蔽结构、源区、沟槽、绝缘栅结构、源极和漏极，阱区设于半导体基片的上表层内，至少一个屏蔽结构设于半导体基片的部分区域内，且延伸至阱区的下方，至少一屏蔽结构包括间隔设置的至少两个子屏蔽结构。源区设于阱区的上表层的部分区域内，沟槽贯穿阱区，且延伸至半导体基片內，绝缘栅结构包括位于沟槽內的栅极。阱区上位于相邻两个两个子屏蔽结构之间的区域能够成为电流的通流区域，如此可有效降低沟槽型MOSFET器件的导通电阻和导通损耗。
-
Patent Agency Ranking
公开(公告)号：CN117293181A
公开(公告)日：2023-12-26
申请号：CN202311241665.7
申请日：2023-09-25
Applicant: 浙江大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本公开涉及类浮空结型超级结MOSFET结构及其制造方法。该类浮空结型超级结MOSFET结构包括：第一介质层、叠层结构、侧壁区、电流扩散区、沟道区、源接触区、栅极结构和第一连通区；第一介质层具有第一掺杂类型；叠层结构延伸入第一介质层，叠层结构包括沿延伸方向依次堆叠的多个掺杂区，相邻两个掺杂区具有不同的掺杂类型，且叠层结构中最外层的掺杂区具有第二掺杂类型；侧壁区延伸入第一介质层并用于分隔介质层与叠层结构；电流扩散区、沟道区及源接触区依次堆叠于第一介质层；第一连通区贯穿源接触区、沟道区及电流扩散区。该类浮空结型超级结MOSFET结构可以得到低成本、电荷平衡窗口高的超级结器件。
-
公开(公告)号：CN116913969A
公开(公告)日：2023-10-20
申请号：CN202310672810.0
申请日：2023-06-07
Applicant: 浙江大学
IPC: H01L29/78 , H01L29/08 , H01L21/336
Abstract: 本发明公开了一种具有双沟槽源极结构的沟槽栅LDMOS器件及生产工艺，涉及半导体器件技术领域，本发明技术方案沟槽栅LDMOS结构通过引入具有双沟槽结构的源极，缓解了曲率效应，通过增加P+区域的有效曲率半径，在源极区域的P+电场峰值大幅度降低，扩大了RESURF掺杂剂量的窗口，改善了因为RESURF剂量的波动对于击穿电压的大幅度影响；除此之外，由于源极的深层沟槽将电场从栅极的沟槽中向外推开，关断状态下氧化物的电场强度大幅度减少到小于3MV/cm；同时源极双沟槽结构提供了增强的屏幕效应，从而降低了栅极到漏极的电容。
-
公开(公告)号：CN116015076A
公开(公告)日：2023-04-25
申请号：CN202211736709.9
申请日：2022-12-30
Applicant: 浙江大学
Abstract: 公开了基于电力电子芯片串联的功率模块，涉及电力电子技术领域，所述功率模块由多个功率单元通过串联的方式连接在一起。公开的功率模块将低耐压电力电子芯片高密度的集成在一起提升功率模块的耐压和电流等级，其有益效果在于：提出的高密度串联结构设计降低模块功率主回路寄生电感，提出的功率模块及其设计方案避免了采用高耐压电力电子器件实现高耐压大电流功率变换时的高成本和高损耗劣势。
-
公开(公告)号：CN115621163A
公开(公告)日：2023-01-17
申请号：CN202211123950.4
申请日：2022-09-15
Applicant: 浙江大学杭州国际科创中心
Abstract: 本发明公开了光刻工艺中用于晶圆去胶过程中同时进行胶盘清洗的方法，包含将晶圆放置于载台上并固定，电机控制载台旋转带动所述晶圆进行一定速度的旋转，同时EBR喷嘴移动至晶圆的圆心处并从晶圆上方向下喷EBR，EBR喷嘴移动至晶圆边缘继续向下喷出EBR,喷出的EBR随晶圆快速旋转离开晶圆表面至胶盘侧壁，与胶盘侧壁上残胶发生溶解反应后从底部排废流走。这种方法可用于晶圆表面和胶盘残胶同时清除干净，避免胶盘单独清洗的工序。
-
公开(公告)号：CN115084231A
公开(公告)日：2022-09-20
申请号：CN202210846369.9
申请日：2022-07-19
Applicant: 浙江大学
IPC: H01L29/06 , H01L29/861 , H01L21/34
Abstract: 本发明涉及半导体技术领域中的一种二极管及其制造方法，包括衬底层、半导体层、阴极层和阳极层，半导体层设置在衬底层上，阳极层设置在半导体层上，阴极层设置在衬底层上或设置在半导体层上，半导体层上还设置有若干组电场扩散层，每组电场扩散层间隔设置，且电场扩散层与半导体层形成肖特基接触，具有耐压性能高的优点，突破了器件电场集聚导致终端区域电场无法有效调制的瓶颈。
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.023 seconds)
